Патенты с меткой «памяти»

Номер патента: 1532935

Опубликовано: 30.12.1989

Авторы: Гнедовский, Подзолов, Тимонькин, Ткаченко, Тюрин, Харченко, Хлебников

МПК: G06F 12/08

Метки: адресации, памяти

...изменяют состояние счетчика 2 до тех пор, пока его выход" ные сигналы не выберут из блока 12 памяти очередную ячейку памяти с записанной в ней "1". Причем период импульсов, формируемых генератором 16, много меньше периода тактовых импульсов на входе 22, но больше суммарной задержки элементов ИЛИ 10 и 11, счетчика 2, блока 12 памяти,триггера 16, одновибратора 14. При установлении на выходе блока 12 памяти "1" по переднему Фронту этого сигнала одновибратор 14 формирует одиночный импульс, обнуляющий триггер 16. Генератор 16 блокируется нулевым сигналом на выходе триггера 15. 20В результате этого в счетчике 2 устанавливается информация о следующем адресе, не замаскированном нулем в соответствующей ячейке блока 12 памяти. Поэтому по импульсу...

Номер патента: 1532978

Опубликовано: 30.12.1989

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: адресным, двоично-нарастающим, марш, оперативной, памяти, тестом, шагом

...сигналов с четвертого выхода (3-й разряд) первого счетчика 2 (определяется сменой инфорМации на выходах 00регистра 1). Таким образом, обращение к каждому адресу составляет 16 тактов ,синхросигнала генератора .1 синхроимпульсов. В течение и рвых четырех ,тактов по каждому адресу осуществля" ется операция "Чтение фоновой информации", в течение следующих восьми тактов последовательно осуществляются две операции записи, инверс" ной по отношению к фоновой информации по данному адресу, в послецних 4 четырех тактах .осуществляется повтор- Вная операция "Чтение по данному адресу . Требуемая последовательность выполнения операциР Чтение" и За" пись" обеспечивается сумматрором 8 по модулю два.Внутрь каждой четырехтакт- ноР операции Чтение" ипи...

Номер патента: 1534460

Опубликовано: 07.01.1990

Автор: Казанцев

МПК: G06F 13/30, G06F 9/50

Метки: двухпортовой, динамической, доступа, памяти

...сигналов, управляющих работой динамических БИС ЗУ при выполнении операции чтения (4=1) или записи (4=0). В кэнце последовательности формиру" ется сигнал Р 1, в результате которого выход триггера 1 переходит в состояние Ь.Если к этому моменту времени на вход устройства не поступит сигнал ЗП 2, то устройство переходит в состояние ожидания запросов, т.е. в исходное состояние. Допустим, что запрос ЗП 2 поступил, тогда выход триггера 4 иэ состояния Ь переходит в состояние Н., Прямой выход триггера 3 переходит из Н в Ь. Блок 8 при выполнении логического условия РАСФИЬУ1, формирует сигналы РС, разрешающие сдвиг регистра,13, По состоянию выходов сдвигового регистра 13 и при наличии условия Р Г ВВ 6 А1 на выходах 10 и 11 устройства...

Номер патента: 1534509

Опубликовано: 07.01.1990

Авторы: Блажеевич, Летнев, Терпугов

МПК: G11C 11/401, G11C 7/00

Метки: динамической, памяти, регенерации

...на вход 17 предоставления1 ЩП, устанавливающий триггер 4,который в свою очередь сбрасываеттриггер 3, вырабатывает сигнал навыходе 18 подтверждения захвата ка- .нала (ПЗ), а также открывает шинныеформирователи 5 и 6.,10 Сигнал с инверсного выхода триггера 4 запрещает прохождение импульсов генератора 2 тактовых импульсовчерез элемент И 12 на входы счетчиков 8. Сигнал с прямого выхода триг 45 гера 4 поступает в блок 7 местногоуправления и разрешает установкутриггера 40, который взведется после завершения текущего цикла обращения к оперативной памяти 15 и сня 50тия сигналов синхронизации активногоустройства (СИА), синхронизации пассивного устройства (СИП)поступающих на входы 22 блока 7 местногоуправления, положительным...

Номер патента: 1536439

Опубликовано: 15.01.1990

Авторы: Аникеев, Коростелева

МПК: G11C 11/14

Метки: доменной, индуктивности, катушек, памяти, формирователь

...является входом управления формирователя тока. Формирователь гозволяет сократить до двух число дорогих высокочастотных транзисторон для коммутации питающего напряжения. 2 ил. ого поля в доменных другие выводы катуш к коммутаторам 4 вь ктивности, каждый и т четыре ключевых эПри подаче на вход 10 управления ком мутатором сигнала выбора 0 в катушке, подключенной к данному коммутато- ру, начинает протекать переменный ток. В такте А открыт транзистор ЧТ 1 полумостовой схемы 1. Ток катушки 1 Протекает через ЧТ 1, катушку 2, диод 5, транзистор 9 и диод 7. В такте В транзистор ЧТ 1 закрывается, а спадающий ток Т протекает по диоду ЧР 2 полумостовой схемы 1, катушке 2, диоду 5, транзистору 6 и диоду 7. В такте С открывается транзистор ЧТ 2.В...

Номер патента: 1536440

Опубликовано: 15.01.1990

Авторы: Аникеев, Коростелева

МПК: G11C 11/14

Метки: доменной, памяти, синхрогенератор, функциональный

...код в счетчике 2 не изменяется до состояния, соответствующего моменту сброса данного Функционального сигнала, По адресу, соответствующему этому коду счетчика 2, в БПП записывается двоичный код, который после дешифрации соответствующих разрядов в дешифраторе 4 вызывает на выходе 11 сигнал сброса Функционального сигнала, поступающий на вход еброса данного 0-триггера 6. Таким образом, момент появления на входе одного из дешифраторов 4 кода установки или сброса определяет изменение состояния соответствующего ФС; Формирователь 5 строба дешифратора подает сигнал 14 стробирования дешифратора 4 с задержкой, достаточной для завершения переходных процессов переключения счетчика 2 и БПП 3, Этим исключается появление коротких импульсов помех на...

Номер патента: 1536443

Опубликовано: 15.01.1990

Авторы: Алексеев, Вельмакин, Городецкий, Изюмов, Исаев, Ковалев, Росницкий

МПК: G11C 17/00

Метки: информации, памяти, подмены, постоянной

...блока, 22 записи лог. "1", являющаяся признаком переполнения устройства.4, Нулевой признак записи,в накопителе 1 по адресу Аь - А ь при числе задействованных страниц более 32,В этом случае осуществляется подбор свободной ячейки в блоках 2 и 3 памяти для размещения очередного адреса, чем достигается увеличение числа подмен дефектных ячеек памяти. Подбор выполняется следующим образом:а) переключение мультиплексора 5 по входу 21 на передачу адреса В - В,1, на входы блоков 2 и 3 памяти из блока 22 записи;б) чтение иэ блока 3 памяти поадресу (А о Аье Вб В фо ) эв) если по этому адресу в блоке 3памяти хранится нулевой признак записи, то мультиплексор 5 переводитсяв режим передачи с выходов накопителя 1 и последовательно выполняютсяпункты а, в,...

Номер патента: 1536444

Опубликовано: 15.01.1990

Авторы: Марков, Семенов

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...так и на вторые входы И блоков 9 сравнения, на первые входы которых подается считываемая из контролируемого многоразрядного блока памяти тестовая последовательность. И блоков 9 сравнения служат для сравнения данных, считанных из контролируемого многоразрядного блока 11 памяти по заданным последовательностям адресов, с данными, которые былизаписаны по тем же последовательностям адресов, и работают следующим образом еСчитываемые из контролируемого многоразрядного блока 11 памяти коды без изменения поступают на первые входы М блоков 9 сравнения, которые осуществляют поразрядное сравнение поступающих на них кодов. По результатамсравнения информации, записанной в контролируемый мно" горазрядный блок 11 памяти и считанной из него,...

Номер патента: 1539786

Опубликовано: 30.01.1990

Авторы: Захаров, Свердлов

МПК: G06F 12/00

Метки: многомодульной, обращения, общей, памяти, приоритетного

...5 разовать адрес модуля 001 в адрес 111 Факт обращенияк модулю с адресом 001 устанавливает55ся схемой 6 сравнения, которая с помощью формирователя 9 единиц формирует адрес модуля 111. В результате дешифратор 13 о 5 ращения формирует сигнал обращения к .резервному модулю по соответствующему выходу 18 сигналов обращения. При данном значении кода подмены в случае о 5 ращения к резервному модулю адрес модуля с помощью третьего элемента И 7, элемента НЕ 11 и второй группы элементов. И 8преобразуется в 001.Аналогичный процесс преобразованияадреса происходит и при любом другомкоде подменыФормула из об ре тенияУстройство для приоритетного о 5 ра. - щения к общей многомодульной памяти, содержащее арбитр запросов, коммута тор адресов модулей...

Номер патента: 1539789

Опубликовано: 30.01.1990

Авторы: Захаров, Иванников, Мисюрев, Митропольский, Усан, Шнитман

МПК: G06F 15/16

Метки: внешней, высокопроизводительной, вычислительной, памяти, полупроводниковой, процессор, системы

...информационным выходом блока управления, вход загрузки команды которого соединен с информационным входом. буферного регистра команд, вход сигнала вывода буферного регистра команд соединен с выходом сигнала совпадения схемы сравнения адресов, первый вход которойсоединен с выходом данных счетчикаадресов команд, входом буферногорегистра адресов команд и являетсявыходом адреса команд блока управления, выход данных буферного регистра адресов команд соединен с вторымвходом схемы сравнения адресов, выход сигнала несовпадения которойсоединен с входами записи буферногорегистра адресов команд, схемы управления локальной памятью и буферного регистра команд, выход данныхкоторого соединен с информационнымвходом регистра команд, вход разрешения...

Номер патента: 1541620

Опубликовано: 07.02.1990

Автор: Шмулевич

МПК: G06F 12/08

Метки: адресуемой, микропроцессора, непосредственно, памяти, расширения

...совпадения комбинаций на выходе схемы 6 устанавливается активный сигнал, который открывает элемент И 9 и следующий сигнал по линии БТБТВ (фиг.2, 1.5) через элементы И 9 и ИЛИ 10 поступает на входы установки счетчика 1 циклов команды, устанавливая счетчик 11 в начальное положение 01 (фиг,2, УСТ) . Одновременно сигнал установки .с выхода элемента ИЛИ 10 поступает на вход сброса регистра 1 управления, который, обнуляясь, снимает с входов дешифратора 2 байт, содержащий КОП. На третьем выходе дешифратора 2 снимается активный сигнал (фиг.2, ДКЗ), что приводит к пропаданию сигнала выбора памяти команд (фиг.2, ВПК) и появлению сигнала выбора памяти данных (фиг,2, ВПД) на выходе элемента И 7, так как на выходе 19 фиксатора 3 также отсутствует...

Номер патента: 1541670

Опубликовано: 07.02.1990

Авторы: Терехов, Ткач

МПК: G11C 7/00, G11C 8/18

Метки: блоком, памяти

...сигналы (фиг,2 е, ж) и на С-вход триггера 8 поступает сигнал, передним фронтом которого триггер 8 устанавливается в единичное состояние (фиг, 2 и), На инверсном выходе триггера 8 появляется отрицательный уровень сигнала (фиг. 2 к), который через элемент 9 задержки поступает на вход сброса триггера 8 и устанавливает его в нулевое состояние. При этом на единичном выходе триггера 8 (фиг 2 и) формируется сигнал окончания цикла выборки, длительность которого определяется элементом 9 задержки.Аналогичным образом, с помощьюодновибратора 4,формируется сигнална единичном выходе триггера 10 (фиг. 2 л,н). Отрицательный сигнал снулевого выхода триггера 10 поступа"ет через третью линию 11 задержкина вход сброса триггера 1 и устанавливает...

Номер патента: 1541672

Опубликовано: 07.02.1990

Авторы: Андреева, Аникеев, Кожухов

МПК: G11C 11/14

Метки: доменной, памяти

...новой страницы данных из генератора доменов в регистр ввода доменной микросборки.После перехода устройства в состояние А разрешение на подсчет ТИ дается на разрешающий вход 62 программируемого таймера. В результате включается в работу второй вычитающий счетчик таймера 10, При обнулении второго счетчика таймера на выходе 60 появляется сигнал, устанавливающий в "О" триггер 95, т.е. устройство управления переходит в состояние Аз. Для операции стирания это состояние не обязательно и из Аз можно сразу переходить в Ао, Если выполняется операция чтения, то при переходе из А В Ана выходе 80 устанавливается разрешающий: сигнал для 11 ЗУ, позволяющий производить выводдаййых из выбранного доменного модуля в форматер 9 устройства управления. Обмен...

Номер патента: 1541678

Опубликовано: 07.02.1990

Авторы: Алумян, Ваганян, Момджян, Яковлев

МПК: G11C 29/00

Метки: блоков, памяти, тестового

...и соответствующего кода по каналу 17 приема информации от ЦВМ по адресу, Формируемомусчетчиком 63, в блок запоминающих элементов записывается очередная информация. Так продолжается по всем адресам блока 64 запоминающих элементов,1:оличество адресов зависит от длительности цикла контроля и частоты синхронизирующих импульсов. Частота синхронизирующих импульсов определяетдискретность формируемой диаграммы,а информация занасения в блок 64 за"поминающих элементов - вид диаграммы.О предлагаемом устройстве частотасинхронизирующих импульсов равна 20 мГц,дискретность Формируемой диаграммы50 нс, количество адресов запоминающих элементов 64 определяется отношеТц ,нс 11 ием50 (нс) - к -.(омандой "Прием в рег стррительной установки" на выходе...

Номер патента: 1543410

Опубликовано: 15.02.1990

Авторы: Горшков, Зеленко, Озеров, Панов

МПК: G06F 12/00

Метки: доступа, общей, памяти

...на одном из выходов дешифратора 15, соответствующем коду на выходе приоритетного шифратора 14, 20Наличие сигнала запроса доступа к общей памяти на информационном входе 0-триггера 12 1-го блока блокировки тактовых импульсов вызывает его установку по спаду сигнала на выходе так тового генератора 1. В результате сигнал с инверсного выхода П-триггера 12 1-го блока блокировки тактовых импульсов блокирует дальнейшее прохождение сигналов на 1-й выход тактовых 30 импульсов 17 устройства при условии, что доступ к общей памяти разрешен 1-му блоку доступа. При этом работа 1-го микропроцессора или микроЭВМ блокируется с сохранением состояния всех его выходных сигналов.Формирование сигнала разрешения доступа к общей памяти на 1-м выходе дешифратора...

Номер патента: 1543460

Опубликовано: 15.02.1990

Автор: Шастин

МПК: G11C 29/00

Метки: блоках, информации, коррекции, памяти, постоянной

...кодов, равное количеству разрядов второй группы 2 адресных шин применительно к рассматриваемому случаю - 13).Устройство работает следующим образом.При обращении по адресным шинам (1, 2, 3) к накопителю 4 считанная иэ него информация поступает на вторую группу входов мультиплексора8. Одновременно при отсутствии коррекции в массиве информации по данному адресу с первой группы выходов блока 5 преобразования кодов (свыходов первого блока 1 О памяти) поступает нулевая информация на управляющие входы мультиплексоров"селекто3 групп адресных шин устройства,При этом в результате преобразованияадресов в блоке 5 массивам, относящимся к разным зонам накопителя 4,и сОвпадаюц 1 им адресам (номерам)внутри зоны будут поставлены прикоррекции в...

Номер патента: 1545236

Опубликовано: 23.02.1990

Авторы: Кудряшова, Леденев, Манаенко

МПК: G09B 9/00

Метки: обучаемого, памяти, тренировки

...комбинация, поступившая на первый вход, не идентична ка 1545236 8довой комбинации, поступившей на второй вход сумматора 43, то на выходе последнего появится импульс, который переведет триггер 44 в единичное состояние.При поступлении пятого тактового импульса на вход счетчика 32 на его выходе появится импульс переполнения. Этот импульс, задержанный элементом 35 на время, равное длительности тактового импульса, поступает на инйормационный вход элемента 45 "Запрет", но дальше не пройдет, так как на запирающий вход элемента 45 подан единичный потенциал с выхода триггера 44. Задержанный импульс с выхода элемента 35 возвратит счетчик 32 в исходное состояние, пройдя элемент 36 задержки, поступит на второй вход 20 триггера 44, обеспечив...

Номер патента: 1547029

Опубликовано: 28.02.1990

Авторы: Корнейчук, Марковский, Сидоренко, Яблуновский

МПК: G11C 15/00

Метки: ассоциативной, запоминающей, матрицы, памяти, ячейка

...инверсные и прямые значения соответствующих разрядов признака поиска. Следует отметить, что запись, считывание и режим маскирования информации любого запоминающего элемента 1 строки матрицы осуществляютсяизвестными способами. На управляющий вход 5 и вход 11 синхронизации строки матрицы поступают сигналы нулевого уровня, т.е. простой ассоциативный поиск и поиск по критерию кодового подобия запрещены (на всех выходах блоков 3 приоритета сформированы единичные сигналы, а на выходах всех элементов И 2 - нулевой сигнал).В ассоциативной запоминающей матрице, состоящей из предлагаемых ячеек памяти, могут быть произведены два вида поиска:простой ассоциативный поискуассоциативный поиск по критерию кодового подобия. В первом случае...

Номер патента: 1547033

Опубликовано: 28.02.1990

Авторы: Скворцов, Чистяков

МПК: G11C 29/00

Метки: памяти, узлов

...информации из контролируемого узла 8памяти, а также работа элемента 4сравнения. Если при этом на выходахконтролируемого узла 8 памяти информация совпадает с информацией наего информационных входах, элемент 55,4 сравнения формирует сигнал отсутствия ошибки на выходе 5 устройства.Если информация не совпадает, то на выходе формируется сигнал, свидетельствукщий о наличии ошибки. По заднемуфронту сигнала от генератора 1 тактовых импульсов происходит переключение счетчика 2 адреса, После этогосостояние сигнала на выходе не изменяется до появления нового значениялогической единицы на выходе генератора тактовых импульсов, посколькуработа элемента сравнения блокируется, а узел памяти находится в режимезаписи. При этом реализация элементасравнения...

Номер патента: 1547034

Опубликовано: 28.02.1990

Авторы: Мухопад, Скосырский

МПК: G11C 29/00

Метки: блоков, памяти, перепрограммируемых, постоянной

...записаны в блоке 10 вприоритетном порядке в количестве,определяемом числом сочетаний минимально допустимого количества годных.разрядов из общего количества. Порядок контрольного считывания не отличается от вышеописанного и переходк следующему эталону происходит попервому положительному результату.Если все разрядные комбинации далиотрицательный результат, то блок 6забраковывается.Запись информации с эталона шахматного кода блока 4 в блок 6 и контрольное считывание происходит в порядке, описанном выше с тем отличием,что если на диагональной комбинацииопределены либо адресные, либо разрядные комбинации, то при тестирова-.нии шахматным кодом они йе допускаются, т.е. блок 6 может иметь тольконе менее 1/2 годной емкости запоминающей...

Номер патента: 1550567

Опубликовано: 15.03.1990

Авторы: Кирюхин, Кудряшов, Мухортов, Стученкова

МПК: G09B 9/00

Метки: обучаемого, памяти, тренировки

...15, поступивший на входы распределителя 2 и счетчика 10, переводит их в исходное состояние, а поданный через элемент ИЛИ 14 на установочный вход регистра 6, возвращает триггеры в исходное (нулевое) состояние. Задержанный импульс с выхода элемента 31 переводит распределитель 2 в пер 6вое положение и через информационный вход ключа 41 поступает на вход элемента ИЛИ 35, запуская формирователь 33, т.е. повторяется первый цикл аналогично описанному.Если обучаемый уложился во время и все дозы информации определил правиль" но, то появившийся на выходе счетчика 10 импульс (фиг. 5 ж) через переключатель 9 поступает на вход триггера 26 коммутатора 11, перебросив его в единичное положение (Фиг. 5 6), проходит на вход триггера 16 и элемента 17 П...

Номер патента: 1550583

Опубликовано: 15.03.1990

Авторы: Иерусалимов, Мельников, Ходжаев, Юрченко

МПК: G11C 11/14

Метки: блоховских, вертикальных, информации, линиях, накопителях, памяти, считывания

...опублик. 1986. ТЫВАЫИЯ ИНФОРМАЦИИ ВПАМЯТИ НА ВЕРТИКАЛЬНЫХЯХ.е относится к вычислии может быть испольроении запоминающих е, реализующем предлвблизи верхушек 1 ПДсобой группу замкнуных регистров, по кВБЛ, расположена грпроводников 2 дляобеспечения локального изменения поля ,смещения, необходимого для движения верхушек 3 ПД. Проводник 4 служит для зарождения Ц 1 Щ 5, меандрообразные двухслойные проводники 6 - для вывода ЦМД и их последующего считывания. При необходимости считать информацию из ПД 1 в проводник 4 подается импульс тока, обеспечивающий зарождение ЦМД 5 в определенных местах напротив соответствующих ПД (Фиг. 1). Затем, подавая сдвинутые по Фазе импульсы тока в группу проводников 2, вызывают движение верхушек ПД 3 (Фиг, 2)....

Номер патента: 1550588

Опубликовано: 15.03.1990

Авторы: Семин, Спирин, Ямутов

МПК: G11C 29/00

Метки: памяти, постоянной

...блока 11записан дополнительный код суммы помодулю два всех чисел, хранящихся впредыдущих ячейках памяти,Информация, считанная по адресу,сформированному на счетчике 10 адреса, поступает через регистр 21 вблок 12 контроля по модулю. Результат контроля поступает на один извходов элемента И 15, на другой входкоторого поступает информация с бло ка 17, В том случае, если в блоке 17 поэтому адресу записан ноль, то сигналс блока 17 через элемент НЕ 16 пропускает результат контроля с блока12 контроля по модулю, При этом, сигнал неисправности, выработанныйблоком 12 контроля по модулю, пропускается на вход триггера 3 и уст. -ройство останавливается по неисправности на выбранном адресе. Если же 30 в блоке памяти 17 по данному адресузаписана...

Номер патента: 1552191

Опубликовано: 23.03.1990

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...может быть использовано для адресации блоков памяти в модульном исполнении и является усовершенствованием устройства по авт.св. У 1298755.Целью изобретения является повышение надежности устройства и модульное расширение емкости памяти.На чертеже приведена функциональная схема устройства для адресации памяти.Устройство содержит группу переключателей 1, группу сумматоров 2, 15 группу элементов 3 сравнения, блоки 4 памяти, коммутаторы 5, схемы,6 сравнения, вход 7 базового адреса, адресный вход 8, шину 9.устройство работает следующим образом в двух режимах; присвоения адресов годным блокам 4 памяти и обращения к системе памяти.В первом режиме устройство работает аналогично основному устройству. 25 нВ режиме обращения к системе памяти на...

Номер патента: 1552192

Опубликовано: 23.03.1990

Авторы: Галимзянов, Денисович, Ролдугин, Цветков, Шевчик

МПК: G06F 12/02

Метки: блока, выбора, памяти

...управляющий импульс задерживается на элементе7 задержки. Пройдя через него., импульс подается на. входы элементов И4-14-К,. причем если на входе б-т.был единичный сигнал то он переписывается в триггер 5-:.,Пусть первый ответчик имеет номерИ. Это означает, что триггеры 5-15-(М) установлены в нуль, а триггер 5-М - в единицу, При этом на1 м, 5выходах элементов ИЛИ "-11-(151-2)будут нули, аа выходах остальныхэлементов ИЛИ 1-(11-1)1-(К) последовательно устанавливаются единицы.Сигнал с выхода элемента ИЛИ 1- подается на первый вход элемента И3-(х+1), где И.:1 ,1( Ксигнал свыхода элемента ИЛИ 1.,К) подаетсяна вторые входы всех элементов И3-13-(К), Так как на первыхвходах элементов И 3-113-(К) ужебыли установлены единицы, то эти элементы...

Номер патента: 1552193

Опубликовано: 23.03.1990

Авторы: Ефимов, Зарецкий, Мазаник

МПК: G06F 12/06, G06F 13/00

Метки: адреса, памяти, файла

...и файлов следующего уровня и сравнения их с именем справочника 40 следующего уровня заданной последовательности, т.е. из следующего регистра 16 (или, если данный цикл последний, т,е. следующий регистр 16 содержит нули) сигнал с выхода элемента ИЛИ 22 пропускает адрес искомого. файла через группу 28 элементов И на выход 36 устройства и .поступает на выход 37 устройства, оповещая запросчика об окончании поиска адреса файла на внешнем носителе информации, т,е, об окончании работы устройства.Следует учесть, что справочники и файлы с одинаковыми именами, но отличающиеся по контексту справочников предыдущих уровней, не тождественны между собой,т,е, являются разными файлами и справочниками. Принцип 936поиска файла по таблицам справочников,...

Номер патента: 1552228

Опубликовано: 23.03.1990

Авторы: Лихацкий, Романов, Филатов, Шубин

МПК: G11C 11/00

Метки: запоминающее, логическими, памяти, постоянное, состояниями, элементах

...(т.е. на дополнительном выходе 15 устройства) формируется сигнал высокого уровня, кото 5 рый информирует пользователя о необходимости прекращения цикла программирования для данного ЭП 2, Этот же сигнал обеспечивает через элемент ИЛИ-НЕ 10 отключение усилителя 9 10 программирующих импульсов. Если схема 7 сравнения указывает на несовпадение кодов, то внешними средствами сигнал.на первом управляющем входе 16 переводится в состояние низкого уровня, блокируя в текущем состоянии все усилители 5 считывания и разрешая работу усилителя 9 программирующих импульсов. При этом число формируемых программирующих импульсов 20 должно быть таким, чтобы приращение заряда на плавающем затворе -транзистора ЭП 2 вызывало приращение 6 Б потенциала на...

Номер патента: 1553983

Опубликовано: 30.03.1990

Авторы: Далецкий, Ким, Кирпиченко, Мамонько, Прохоренко

МПК: G06F 13/00, G11C 17/00

Метки: памяти, постоянной

...= 2а общий объем памяти группы блоков 12 определяется величинойЧ=7 +Ъ = (2-1) 21 2Разрядность поля имени блока 11 и выходных слов блоков 12 не может превышать разрядности шины 3 данных.При необходимости извлечения массива инФормации под определенным именем процессор 1 последовательно читает слова иэ блока 11, причем поле имени поступает через шину 3 данных51 О в процессор 1 для анализа, а полеадреса записывается по сигналу "Чтение" в регистр 5 и в счетчик 9. Код,поступивший с выходов регистра 5 навходы дешифратора 8, активизирует одиниз его выходов. Сигнал с выхода дешифратора 8 включает один из ключей 6группы и питание от блока 7 питанияподается на соответствующий блок 12.Если анализируемое имя массиване совпадает с требуемым,...

Номер патента: 1559348

Опубликовано: 23.04.1990

Авторы: Аничкова, Соколов

МПК: G06F 12/00

Метки: адресации, буферной, памяти

...имеют постоянное значение уровня логического нуля. Код первого числа снимается с выходов счетчика 1, код второго числа получается путем умножения содержимого счетчика 2 на 60, осуществляемое в умножителе 4.Код третьего числа Формируется следующим образом. В результате воздействия сигнала начальной установки на выходе регистра 3 устанавливаются уровни логической единицы и значение корректирующего кода в первые сутки работы равно нулю. На входах регист" ра 3 устанавливаются значения суммы двух чисел; текущего значения коррек." тирующего кода с выхода регистра 3 и постоянного значения корректирующего кода(для данного объема ЗУ равно пяти). Таким образом, для первых суток эта сумма равна пяти. По окончанию первых суток сигналом...

Номер патента: 1559430

Опубликовано: 23.04.1990

Авторы: Баяндин, Симкин, Тараканов

МПК: H04N 7/18

Метки: кадр, памяти, телевизионный

....40 соединен с первыми входами элементов И 42, 46 и 56, второй выход - с первыми входами элементов И 43 и 47,третий выход - с первыми входами элементов И 44, 48 и 57 и счетчика 50,четвертый выход - с первыми входами элементов И 45 и 49, Вторые входы элементов И 42-45 подключены к первому выходу второго дешифратора 41,вторые входы элементов И 46-49 подключены к второму выходу второго дешифратора . 41. Выходы элементов И 42-49 являются выходами 6-13 блока 12 управления.Выходы счетчика 50 .соединены с входами элемента И 51. Выход последнего соединен с первыми входами элементов И 53 и 54 и входом счетчика 52,выходы которого соединены с одноименными входами третьего дешифратора 55. Выходы последнего являются выходами 1"22 блока 1 2...