Патенты с меткой «памяти»

Номер патента: 1024926

Опубликовано: 23.06.1983

Авторы: Виталисов, Вольский, Меркуль, Фомичев

МПК: G06F 13/00

Метки: адресации, блоков, памяти

...ложнуюконфигурацию оперативной памяти, несоответствующую действительной памяти,Цель изобретения -повышение нецежности а также расширение технологических характеристик устройства за счет полуавтоматического задания адресов блоков памяти.Поставленная цель достигается тем,что в устройство для адресации блоковпамяти, содержащее О переключателей55отключения блоков блоков памяти ( Пчисло блоков памяти), И элементов И,шину адреса причем, выход, 1 -го переключателя отключения блоков памяти соединен с первым входом 1 -го элемента И, введено П регистров условныхадресов, й схем сравнения, дешифратор.кодов, мельтиплексор задания адресов,регистр задания адресов и счетчик синхроимпульсов, при этом выход у -го элемента И соединен с информационным...

Номер патента: 1024990

Опубликовано: 23.06.1983

Авторы: Лебедева, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...выходом счети2чика, выходы 17-19 блока управления, элемент ИЛИ 20, элемент И 21, одно- вибратор 22, элемент ЗАПРЕТ 23, элемент ИЛИ 24, элемент И 25, входную 26 и выходную 27 шины.Блок 1 управления содержит кнопку 28, переключатели 29 и 30 кода теста, антндребезговые триггеры 31 и 32, генератор 33 тактовых импульсов, в качестве которого может быть использован любой стандартный генератор импульсов, например Г 5-48, дешиФратор 34 кода теста, элементы И 35-38, элемент ИЛИ 39, элемент И 40.Блок управления (Фиг. 21 предназначен для выдачи на выходах 18 и 19 с помощью переключателей или программно) кода выбранного контрольного теста. Выход 2 блока 1 управления управляет режимом работы "Запись - считывание". Выход 17 предназначен для выдачи...

Номер патента: 1027780

Опубликовано: 07.07.1983

Авторы: Асадов, Зуев

МПК: G11C 29/00

Метки: матриц, памяти

...27строк, выход которого подключен квходу. 28 блока б.Селектор 27 строкФиг. 2) состо"ит изЯК -триггера 29 и коммутатора 30,Устройство работает следующимобразом,На экране телевизионного приемника 14 формируется информационноеполе, разделенное координатной .сеткой на элементы, отображающие сос-тояния запоминающих ячеек контроли"руемой матрицы 26 памяти и соответствующие физическим адресам этихячеек, Размер элемента по горизонтали по строке ) определяется длительностью отображения запоминающейячейки матрицы 26, а по вертикали(по кадру) - числом строк.Информация, отображаемая на экране, имеет три градации яркости:черную, белую и серую. Черная соответствует логической ф 1", белая -логическому "0" состояния запоминающей ячейки матрицы...

Номер патента: 1029230

Опубликовано: 15.07.1983

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: блоков, коррекции, ошибок, памяти

.... Информационные сигналы поступают также на входы второго шифратора 4 шифратора считывания) аналогичного первому. Шифратор 4 формирует те .же контрольные разряды, что и шифратор 3. Выходные сигналы обоих шифраторов сравниваются друг с другом схемой сравнения 5. Сигнал на ее выходе 12 указывает на правильную работу обоих шифраторов (при наличии сравнения) или на неисправность одного иэ них при несравнении).В режиме считывания на первый вход 10 устройства поступают информационные, а на второй вход 13 контрольные разряды, считанные из накопителя.Блок управления 1 разрешает прохождение информационных сигналов через коммутатор 2 на входы первого шифратора 3, одновременно те же сигналы поступают на вход ана.логичного второго шифратора 4,...

Номер патента: 1029231

Опубликовано: 15.07.1983

Автор: Конопелько

МПК: G11C 29/00

Метки: памяти, постоянной

...устройства, входы второй группы блока контроля по четности соединены со входами первой группы селектора и являются информационными входами второй группы устройства, входы второй группы селектора соединены со входами первой группы блока кодирования и выходами первого дешифратора, входы которого соединены со входами второй группы блока кодирования и являются управляющими входами устройства, выходы блока кодирования соединены со входами первой группы блока сравнения, входы второй группы которого соединены с выходами первой группы блока контроля по четности, выходы второй группы которого соединены со входами второго дешифратора, выходы которого соединены со входами первой группы блока Формирователей четности, входы второй группы которого...

Номер патента: 1030854

Опубликовано: 23.07.1983

Авторы: Ваняшев, Листаров, Мякиньков

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...е состояние "0", Приэтом на выходах счетчика 5 (нанииформационных входах блока 8 памяти )устанавливаются "нули", в результа030854 3те чего на выходе. элемента ИЛИ-НЕ 11 появляется сигнал "1", разрешающий работу счетчика 2. С прямого выхода триггера 4 на управляющий вход счетчика 1 поступает сигнал "0", 5 блокирующий его работу, С инверсного выхода триггера 4 поступает сигнал "1", задающий режим "Запись" в блоке 8 памяти и разрешающий поступление адресов на его входы со счет- О чика 2 через элементы И 6, На выходе триггера 3 устанавливается сигнал "0", блокирующий работу элемента И 12.Особенностью работы устройства 5 является то, что счетчики 1, 2 и 5 и триггеры 3 и 4 при воздействии сигнала "1" по счетному входу переключаются по...

Номер патента: 1032481

Опубликовано: 30.07.1983

Авторы: Друян, Новик, Ударцев

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...ккоторым подключается контролируемаяБИС ОЗУ 8, Устройство также содер- ЗО жит анализатор 9 сигналов, в качестве которого используется сигнатурныйанализатор.Конструктивно устройство можетбыть выполнено так, что БИС ОЗУ 8 35 соединяется с элементами устройстваи анализатором 9 с помощью интерфейсной коммутационной матрицы 10 различной для различных цоколевок корпусов (показанной пунктиром).Устройство работает следующимобразом.Генератор 1 запускает счетчик 2,который, работая в режиме непрерыв"ного пересчета, с помощью выходовразрядов "0" и "1" и дешифратора 3вырабатывает следующие друг за дру"гом сигналы дешифрируемых статусов"0" и "1", "2", "3" длительностьюкаждый по такту ( периоду)синхросигнала и имеющихактивным нулевое значениеОдин из...

Номер патента: 1035609

Опубликовано: 15.08.1983

Автор: Старостина

МПК: G06F 13/00

Метки: защиты, памяти, стековой

...регистры верхней и нижней границ, регистр адреса и две схемы сравнения, причемвыход регистра верхней границысоединен со входом первой схемысравнения, выход регистра нижнейграницы соединен со входом второйсхемы сравнения, выход регистра адреса соединен со вторыми входамипервой и второй схем сравнения,входы установки верхней и нижней границ и адреса соединенц со входамирегистров верхней и нижней границадреса соответственно, дополнительно введены блоки ключей верхней инижней границ и два трехвходовыхэлемента И, причем выход первойсхемы сравнения соединен с первымвходом первого элеме 1 йта И, второйвход которого соединен с первым управляющим входом устройства, выходвторой схемы сравнения соединен спервым входом второго элемента И,второй...

Номер патента: 1035642

Опубликовано: 15.08.1983

Авторы: Блувштейн, Оникиенко, Степанов, Щербинин

МПК: G11C 27/00

Метки: аналоговой, памяти, элемент

...что в элементе аналоговой памяти, содержащем распылитель металла, расположенный в центре герметичной колбы шарообразной фоРмы,два контакта, напыленных на противоположных от распылителя металлаповерхностях колбы и выполненных ввиде спиралей Архимеда, распылительметалла выполнен в виде двухэлектродов, покрытых проводником смалой энергией выхода электронов,расположенных относительно другдруга на расстоянии не менее трехдиаметров электрода и в плоскости,проходящей через центры спиралейАрхимеда, на обращенных друг к другу поверхностях электродов размещены металлические вставки, причемколба заполнена инертным газом,На чертеже изображен элементаналоговой памяти.Элемент содержит герметичнуюколбу 1, заполненную инертным газомнизкого...

Номер патента: 1037236

Опубликовано: 23.08.1983

Авторы: Дрель, Мугинштейн

МПК: G06F 3/04

Метки: основной, памяти, процессором, сопряжения

...входкоторого является вторым информационным входом устройства, введен элемент НЕ, причем выход информационного регистра соединен с первым инфорационным входом выходного регистра,управляющий вход которого соединенс четвертым выходом узла синхронизации, а выход - с вторыми информа"ционными входами элементов И-ИЛИ 20. группы, выходы которых являются вторым информационным выходом устройства, а первые и вторые управляющиевходы соединены соответственно с вторым выходом блока коррекции и выходом 25элемента НЕ, входом подключенногок второму выходу блока коррекции ивыходу блокировки устройства, первыйуправляющий вход блока коррекциисоединен с входом синхронизации прие- З 0:ма процессора устройства, а второйуправляющий вход - с пятым...

Номер патента: 1040525

Опубликовано: 07.09.1983

Автор: Бессмертный

МПК: G11C 29/00

Метки: блока, памяти

...для контроля блока памяти. Устройство для контроля блока памяти содержит элементы И 1-5, элементы ИЛИ 6 и 7, триггеры 8 и 9, формирователи 10 импульсов, выходной регистр 11, регистр 12 адреса, дешифратор 13 адреса,.схему 14 сравнения, шины 15 ввода информации, соединен ные через регистр 11 с контролируемым блоком 16 памяти, счетчик 17 импульсов, элемент И 18, элемент ИЛИ 19, ключиз 10405 20 и 21 схемы, группы регистров 22 и 23 группы схем 24 и 25 сравнения, дополнительный элемент И 26, распределители 27 и 28 импульсов дополнительный формирователь 29 импульсов, служащий для первого импульса из последовательности импульсов.Устройство работает следующим образом.В исходном состоянии триггеры 8 и 10 9 установлены в нулевое состояние,...

Номер патента: 1043753

Опубликовано: 23.09.1983

Автор: Бессмертный

МПК: G11C 29/00

Метки: блока, памяти

...схема устройства для контроля блока памяти.Устройство содержит элементы И 1-5 с первого по пятый, первый б и второй 7 элемента ИЛИ, первый 8 и второй 9 триггеры, формирова104 37 53 3Чтель 10 импульсов, входной регистр:ной импульс не пройдет на вход тригг-11, регистр 12 адреса, дешифра- . ра 8. Отсутствие сигнала на выходетор 13 адреса, схему 14 сравнения, схемы 14 сравнения позволяет входшины 15 ввода информации, Входы и ным импульсам пройти через элеменвыходы устройства соединяются с ты И 18 и ИЛИ 19 на управляющийвыходами и входами контролируемого 5 вход записи информации в блок 16блока 16 памяти. Устройство также .памяти, .позволяя повторить записьсодержит счетчик 17 импульсов; : . информации с входного регистра 11первый...

Номер патента: 1049980

Опубликовано: 23.10.1983

Автор: Савельев

МПК: G11C 29/00

Метки: блоков, памяти

...которых подключены к входам формирователей уп-.равляющих сигналов перной группы,выходы которых соединены с первымивходами элементов И первой группы,вторые входы которых подключены к вы"ходам счетчика импульсов, а выходы "к нходам первого элемента ИЛИ, выход.которого соединен с нходом первогоформирователя стробирующих скгналон,выход которого подключен к первымвходам усилителей считывания, причемвыходы регистра числа соединены с одними из входов блока сравнения, другие входы которого подключены к од"ним из выходов накопителя, другиевходы и выходы которого являютсяконтрольными входами и выходами устройства, управляющим выходом и инфор-.мационными входами устройства явля"ются четвертый выход блока управления .и вторые входы усилителей...

Номер патента: 1049981

Опубликовано: 23.10.1983

Авторы: Лосев, Урбанович

МПК: G11C 29/00

Метки: коррекции, отказов, памяти, полупроводниковой

...выходы которых.50 арегистр контрольного кода, триггер, являются выходами блока, а другиеГРуппы сумматоров по модулю два, ре-, . входы и вторые входы элементов.игистр основного проверочного векто 1- девятой группы Являются одними изРа, блок вычисления дополнительного вхОдов блока причем входы элементпроверочного вектора и шестая груп 55 тов ИЛИ третьей группы являются дру-,Па элементов И, входы. которых сое ГиМИ вХОдамИ блока,динены соответственно с другими вн- .Яа фиг. 1 .изображена.функциональ- .ходами блока сравнения и с выходом иая схема предлагаемого устройстватриггера, первый вход которого под , . на фиг. 2 - схема блока вычисленияключен к выходу сумматора по модул 1 з 0 дополнительйого проверочного вектодва, входы которого...

Номер патента: 1049983

Опубликовано: 23.10.1983

Авторы: Калиниченко, Супрун

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...с входом генератора импульсов и вторым входом элемента И, первый вход блока сумматоров соединен с выходом шифратора дополнительных кодов эталонных контрольных сумм введены пер. вый и второй блоки элементов И, первые входы второго блока элементов И подключены к выходу блока сумматоров, вТорые входы соединены с выходом элеменТа И, а выходы соединены с входами блока триггеров и индикации, одни входы первого блока элементов И соединены с выходами счетчика адреса, а другие являются входом устройства, выходы первого блока элементов И соединены с вторыми входами блока сумматоров.Нафиг. 1 представлена схема предлагаемого устройства; на Фиг. 2 закономерность Формирования сигналов на вторых. входах первого блока элементов И для блока постоянной...

Номер патента: 1049984

Опубликовано: 23.10.1983

Авторы: Кузнецова, Лукьянович

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...на входы .третьего 13 и первого информационного регистра четвертого 14 коммутаторов. С помощью первый выходк третьему входу вто- команд отдешифратора 4, дешифрируюрого коммутатора, а второй выход - щего команды от ЦВМ сигналы ср ьему входу блока управлений, 10 дов коммутаторов 13 и 14 последовавторой информационный регистр, пер- тельно поступают на входы первого вый выход которого соединен с вторым накопителя 11, где хранятся адреса, входом блока сравнения, а второй вы- и второго накопителя 12, вде хра- . ход в . с четвертым входом второго ком- нится числовая информация. Выбор адмутатора, счетчик адреса, первый вход 15 реса записи в накопители 11 и 12 прокоторого подключен к третьему выходу изводится сигналами, поступающими блока...

Номер патента: 1051584

Опубликовано: 30.10.1983

Авторы: Морозов, Пужай

МПК: G11C 19/14

Метки: памяти, ячейка

...концами первичных обмоток трансформаторов, катоды диодов соединены с шиной питания, третий и четвертый пассивные элементы на резисторах и шину нулевого потенциала, введены элемент запрета, первый и второй инверторы, выходы которых соединены соответственно с концами первичных обмоток трансфоматоров и являются выходами ячейки памяти, конец вторичной обмотки первого трансформатора соединен через третий резистор с шиной питания, начало вторичной обмотки первого трансформатора соединено с концом вторич- . ной обмотки второго трансформатора, начало вторичной обмотки которого 60 соединено шиной нулевого потенциала, начало первичной обмотки второго трансформатора соединено через четвертый резистор с входом первого инвертора и выходом элемента...

Номер патента: 1051585

Опубликовано: 30.10.1983

Авторы: Мыльникова, Смалий, Снитковский

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...входы второго элемента 2 И-ИЛИ-НЕ соединены с одним из выходов регистра сдвига, четвертый вход подключен к выходу одного из элементов И-НЕ группы, а выход - к первому входу первого элемен та И, второй вход третьего элемента 2 И-ИЛИ-НЕ соединен с прямым выходом триггера, а третий вход - с инверсным выходом и входом сброса,тригге" ра, установочный вход которого подключен к выходу третьего элемента 2 И-ИЛИ-НЕ, второй вход второго элемента И соединен с выходом друго. го элемента И-НЕ группы, вторые входы элементов И-НЕ группы объединены и являются первым входом блока, входами которого с второго по шестой являются четвертый вход первого элемента 2 И-ИЛИ-НЕ, установочный вход регистра сдвига, второй вход первого элемента И, четвертый вход...

Номер патента: 1051586

Опубликовано: 30.10.1983

Автор: Гаврилов

МПК: G11C 29/00

Метки: оперативной, памяти, полупроводниковой

...И 33-43, элементы ИЛИ 4448, элементы НЕ 49-55, буферный регистр 56, пульт 57 управления, генератор 58 тактовых импульсов, триггеры 59 и 60, элемент ИСКЛЮЧАО:(ЕЕИЛИ 61, формирователи 62 и 63 сигналон, элементы И 64 и 65 и элементИЛИ 66.Число разрядов счетчика 6 соответствует.числу разрядов тестируемых больших интегральных схем памяти (БИС ОЗУ), а число разрядов счетчика 17 - числу адресуемых группБИС ОЗУ, на которые разделяетсяпронеряемая память и контроль которых выполняется последовательно,Устройство работает следующимобразом,Устройство выполняет последовательный контроль групп микросхемпамяти, составляющих оперативнуюпамять ЭВМ, и проверку отдельныхБИС ОЗУ по пяти тестам, которыеопределены как наиболее эффектив.ые,Тест первый,...

Номер патента: 1053161

Опубликовано: 07.11.1983

Авторы: Иванов, Козловская, Косов, Митихин, Савельев

МПК: G11C 11/14

Метки: доменной, памяти

...напервом регистре б адреса слова иопределяющего адрес слова, по которому должна быть записана информация(код этого адреса может быть также подан по кодовым шинам из других устройств ЦВИ). При совпаденииблок 11 сравнения выдает разрешающий потенциал на первый и второйэлементы.,И 15 и 16, и код числа,подлежащего записи, начинает подаваться с второго регистра 8 числа через второй элемент И 16 на генера тор 1 импульсов, заставляя его срабатывать при наличии кода "1" изаписывать информацию в накопительс цилиндрическими магнитнымидоменами 2. Так как второй элемент 35 И 16 управляется также триггером 10 40 45.тора 1 импульсов прекращается, а65 Устройство управления для доменной памяти содержит генератор 1 импульсов, первый вход которого...

Номер патента: 1053164

Опубликовано: 07.11.1983

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: оперативной, памяти

...1тактовых импульсов, выход которогосоединен с входом двоичного счетчика 2 с количеством разрядов 2 н+4 (5 (где И - количество адресных входовконтролируемой оперативной памяти),который своими выходами подключенк дешифратору 3, к адресному мультиплексору 4, к первому и второмувходам сумматора: 5 по модулю два,к входу ф Запись-чтением контролируемой оперативной памяти б, с которым также соединен управляющий входадресного мультиплексора 4Выход оперативной памяти 6 соединен с информационным входом анализатора 7 сигналов, синхровход которого связан .с выходом генератора 1тактовых импульсов, а вход фСтартстоп его подключен.к старшему раз"ряду двоичного счетчика 2, а такжек второму входу сумматора 5 по модулю два, Выход сумматора 5 по...

Номер патента: 1053165

Опубликовано: 07.11.1983

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: оперативной, памяти

...помодулю два связан с выходом старшего разряда счетчика и с входом 15 Старт-стоп анализатора сигналов,выходы дешифратора, блока сумматоров по модулю два, элемента ИЛИ,сумматора по модулю два и выходстаршего разряда счетчика являют ся выходами устройства.На чертеже изображена функциональная схема устройства для контроля оперативной памяти логарифмическим тестом.Устройство содержит генератор 1тактовых импульсов, выход которогосоединен с входом (двоичного) счетчика 2 с количеством разрядов1)+5+х (где П - количество адресныхвходов контролируемой оперативнойпамяти; Х - количество управляющихвходов мультиплексора), которыйсвоими выходами подключен к дешифратору 3, к блоку 4 сумматоровпо модулю два, к мультиплексору 5, 35 выход которого...

Номер патента: 1056267

Опубликовано: 23.11.1983

Авторы: Губа, Иванов, Косов, Савельев

МПК: G11C 11/14

Метки: доменной, памяти

...входы и первые выходы которых связаны с числовым регистром, три группы элементов И, причем первые входы элементов И первой группы соединены с кодовой шиной такта, вторые входы - с выходами соответствующих счетчиков, а выходы - с входами формирователей вращаюцегося магнитногополя,. первые входы элементов И второй группы подключены к кодовой шине "Запись", вторые входы - к вторым выходам соответствующих дополнительных числовых регистров, третьи входы - к выходам соответствующих триггеров и первым входам элементов И третьей группы, а выходы - к входам формирователей Записи, вторые входы элементов И третьей группы связаныс выходами соответствующих усилителей считывания, третьи входы - скодовой шиной "Считывание", а выходы - с вторыми входами...

Номер патента: 1056363

Опубликовано: 23.11.1983

Авторы: Махов, Фильцер

МПК: H02J 9/06

Метки: блока, микропроцессорной, памяти, резервного, энергоснабжения

...соецинен с коппектором первого транзистора р-п-р типа и шиной питания микропроцессорной памяти, цепитепь напряжения, прецназначенный цпяпоцкпючения к первому источнику питания, ввецены транзистор п-р-п типа,операционный усипитепь, стабипитрон,цва циоца и семь резисторов, причемпервый вхоц операционного усипитепясоецинен с срецней точкой цепитепя ныряжения, второй вхоц операционного уси. питепя соецинен с катоцом стабипитронаи через первый резистор прецназначенцпя покпючения к второму источнику питания, аноц стабипитрона соецинен с общей шиной, выхоц операционного усипитепя через первый циоц и второй резисторсоецинен с базой транзистора п-р-п типа, а через второй циоц и третий резистор - с базой второго транзистора типар-п-р, при этом...

Номер патента: 1057987

Опубликовано: 30.11.1983

Автор: Никандров

МПК: G11C 11/22

Метки: памяти, сегнетоэлектрический, элемент

...изменяется в соответствии с заданным кодом информации, и служитдля хранения информации. Эта пластинаимеет толщину 60 мкм 11,.Недостатком устройства являетсянеудовлетворительное энергопотребление, обусловленное высокими напряже ниями для записи информации,Наиболее близким по техническойсущности к предлагаемому является. элемент памяти, содержащий две сегнетокерамические пластины, толщиной100 мкм соединенные по общему электроду 2;30Однако известное устройство характеризуется также высоким энергопот-.реблением. в связи с тем, что напряжение записи равно 150 В,Цель изобретения - снижение 35энергопотребления сегнетоэлектрического элемента памятиПоставленная цель достигается тем,;ато в сегнетоэлектрический элементпамяти, содержащий две...

Номер патента: 1061174

Опубликовано: 15.12.1983

Авторы: Кабаков, Мыльникова, Снигур, Ткаченко

МПК: G11C 29/00

Метки: памяти

...контролирующеготеста. 35 По сигналу "Пуск" с блока 7 Формирователь 1 вырабатывает управляющиесигналы, необходимые для функционирования проверяемого устройства намяти. 40 Управляющие сигналы, код операции; информационное слово и адрес через блок б поступают в проверяемое устройство, которое выполняет соответствующую операцию (запись или чтенче информации) с выбранной ячейкой памяти.В режиме чтение информационное слово с выходов контролируемой памяти через блок 6 поступает на инфор 45 50 мационные входы Формирователя 5, на,контрольные входы которого с выхода .формирователя 4 поступает контрольное информационное слово. Формирователь 5 управляет работой формирователя 1 и в случае наличия ошибок запрещает изменение адреса контроли...

Номер патента: 1062793

Опубликовано: 23.12.1983

Авторы: Абакумова, Вербовский, Зеленский, Капуловская, Кухарчук, Струтинский

МПК: G11C 21/00

Метки: блоках, информации, памяти, регенерацией

...- упрощение устройства.. Поставленная цель достигается тем, что в устройство для управления регенерацией информации в блоках памяти, содержащее блок управления, счетчик адресов строк, .блок задания адресов строк, причем первый вход блока управления является одним входу второго триггера, единичный выход которого подключен к единичному входу первого триггера и первомувходу элемента И-НЕ, выход которогосоединен с вторым входом элементаИЛИ, второй вход элемента И-НЕ подключен к выходу элемента НЕ, входкоторого является управляющим входомустройства и соединен совторым входом элемента И, выход которого подключен к четвертому входу блока задания адресов строк и является вторымвыходом устройства. На фиг. 1 приведена схема предлагаемого...

Номер патента: 1064318

Опубликовано: 30.12.1983

Авторы: Власов, Гаврилов

МПК: G11C 11/34, G11C 8/00

Метки: выборкой, накопителя, памяти, произвольной, элемент

...и снижение потребляемой мощности.Поставленная цель достигается тем; что в элемент памяти для накопителя с произвольной выборкой, содержащий шину выборки-записи строки, разрядную шину вы борки-записи, шину считывания и первый резистор, первый вывод которого соединен с шиной питания, введены второй резистор и лавинный двухэмиттерный транзистор, коллектор которого соединен с втоа пе вый 40 рым выводом первого резистора, п р эмиттер - с шиной выборки-записи строки, второй эмиттер - с шиной считывания, а база - с первым выводом второго резистора, второй вывод которого соединен с разрядной шиной выборки-записи.и 4На фиг. 1 изображен элемент памяти;на фиг. 2 - эпюры управляющих сигналов в различных режимах. Элемент памяти для пакоители,...

Номер патента: 1067534

Опубликовано: 15.01.1984

Авторы: Рогозов, Самойлов

МПК: G11C 19/28

Метки: многоуровневая, памяти, ячейка

...которых подключены к соответству)ощим коллекторам опорного элемента, база р-и-р-транзистора блокировочного элемента является управляющим входом ячейки памяти и подключена к соответствующему коллектору р-и-р-транзистора опорного элемента, коллекторы р-и-р-транзисторон выходных элементов являются выходом ячейки памяти, эмиттеры р-л-Р-транзисторон выходных элементов подклюиены к первому входу 60 соответствующего триггера, эмиттер р- - г-транзистора блокировочного элемента и база р-и-р-транзистора опорного элемента подключены к общей шине, причем эмиттер р-ь-р-транзистора входного элемента является информационным входом ячейки памяти, введеныдополнительные элементы св язи, выполненные на р-л-р-транзисторах,коллекторы которых подключены к...

Номер патента: 1070604

Опубликовано: 30.01.1984

Автор: Костюк

МПК: G11C 11/40

Метки: варианты, ее, памяти, ячейка

...сток которого подключен к шине питания, управляюркий транзистор, исток которого соединен с затвором запоминающего транзистора, конденсатор, одна обкладка которого соединена с затвором управ" ляющего транзистора и подключена к тактовой шине, другая обкладка конденсатора соединена со стоком управляющего транзистора и истоком запоми нающего транзистора, дополнительно содержит второй ключевой транзистор и усилительный транзистор, затвор которого. соединен с затвором запоминающего транзистора, его сток соединен с шиной питания, а исток соединен со стоком второго ключевого транзистора, исток и затвор которого бО являются соответственно третьим и четвертым входами ячейки, сток первого ключевого транзистора соединен с истоком или стоком...