Устройство для обнаружения и исправления ошибок в блоках памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ СПУБЛИН 50 4 С 11 С 29/ ОПИСАНИЕ ИЗОБРЕТЕНИ 6ХВОЩоровой слительная тех.енность, 1983,СТРОЙСТВО ЛЕНИЯ ОШИБ зобретение ной техник ля разрабо ВМ с корре(57)лителкеномикро ДЛЯ ОБНАРУЖЕНИЯ И К В БЛОКАХ ПАМЯТИ относится к вычиси может быть примеки блоков памяти цией ошибок. Целью ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ.ЯО 1277214 изобретения является повьппение надежности устройства. Устройство содержит регистры с первого по третий, коммутаторы, элементы НЕРАВНОЗНАЧНОСТЬ, сумматор по модулю два, блок сравнения, дешфратор, шифратор, а также вновь введенные мультиплексоры с первого по седьмой, четвертый и пятый коммутаторы. Надежность хранения информации повышается за счет того, что устройство позволяет записывать в память микроЭВМ как информационные слова, так и отдельные байты, с контролем по коду Хемминга, и при этом исправлять как одиночные,с так и двойные ошибки, если хотя бы 9 одна из них обусловлена постоянным сбоем элемента памяти. 1 ил.10 15 20 25 30 35 45 50 В режиме записи слово данных с системной магистрали ЭВМ (пе показана) по входам 22 и 23 через коммутаторы 6 и 7 и мультиплексоры 9 и 10 поступает в регистр 1 и 2, а оттуда - в сумматор 18, где формируются контрольные биты кода Хами.ага, которые через мультиплексор 11 и коммутатор 8 поступают на выходы 24, из регистров 1 и 2 через мультиплексоры 12,15 и коммутаторы 6,7 данные выдаются на выходы 22 и 23. В контролируемую память одновременно записываются данные с выходов 22 и 23 иконтрольные биты с выходов 24Чтение из контролируемой памяти: данные и контрольные биты поступают на входы - 22 - 24, с которых данные через коммутаторы 6,7 и мультиплексоры 9,10 заносятся в регистры 1 и 2, Контрольные биты с входов 24 через коммутатор 8 заносятся в регистр 3. На основе содержимого регистров 1 и 2 в сумматоре 18 происходит выработка новых контрольных разрядов, которые сравниваются в блоке 19 со старыми хранящимися в регистре 3. Признак ошибки, сформированный в блоИзобретение относится к вычислительной технике и может быть использовано при разработке блоков памятимикроЭВМ с коррекцией ошибок.Цель изобретения - повышение надежности устройства,На чертеже изображена функциональная схема предлагаемого устройства.Устройство содержит регистры 15с первого по пятый, коммутаторы 6-8с первого по третий, мультиплексоры9-15, с первого по седьмой, элементыНЕРАВНОЗНАЧНОСТЬ 16,17, сумматор 18по модулю два, блок 19 сравнения, дешифратор 20 и шифратор 21. На чертеже обозначены информационные 22, 23и контрольные 24 входы и выходы,выход 25 признака ошибки и вход 26синхронизации устройства.Устройство работает слецуюшим образом,Устройство позволяет осуществлятьзапись в контролируемую память сконтролем по коду Хэмминга как слов,так и отдельных байтов и при этомисправлять как одиночные ошибки таки двойные, если хотя бы одна из нихобусловлена постоянным сбоем эпемента памяти. ке 19, анализируется шифратором 21 идешифратором 20. Если шифратором 21установлено, что ошибок нет, слово,цанных из регистров 1 и 2 через мультиплексоры 12,15 поступает на входыкоммутаторов 6 и 7 и выдается на выходы - 22,23. Если шифратором 21установлено наличие однократной ошибки в слове данных, то на выходе 25появляется признак однократной ошибки, дешифратор 20 устанавливает номер ошибочного разряда слова и переключает на инвертирование соответствующий элемент НЕРАВНОЗНАЧНОСТЬ вблоках 16 и 17. Слово данных с прямых выходов регистров 1 и 2 проходитчерез мультиплексоры 12 и 13, элементы 16 и 17 НЕРАВНОЗНАЧНОСТЬ (гдекорректируется), мультиплексоры 14и 15 и через коммутаторы 6 и 7 выдается на выходы 22 и 23. Если в ячейке контролируемой памяти возникаетпостоянный сбой и по тому же адресупоявляется кратковременная ошибка,исправить такую ошибку можно. Постоянная ошибка определяется как ошибка, которую нельзя устранить путемзаписи бита противоположного значения в тот же самый запоминающий элемент, поэтому для ее исправленияможно использовать метод двойногоинвертирования. Если шифратор 2 1определяет наличие двойной ошибки,то на выходе 25 появляется признакдвойной ошибки, данные с инверсныхвыходоврегистров 1 и 2 через мультиплексоры 12,13 и 14,15 поступаютна входы коммутаторов 6,7 и черезних - на выходы 22 23. Одновременно инверсные значения контрольныхбитов с инверсных выходов регистра3 через мультиплексор 11 и коммутатор 8 поступают на выходы 24. Инверсные значения,цанных и контрольныхбитов записываются в контролируемуюпамять, затем читаются из нее, Производится формирование новых контрольных битов и признаков ошибки, ихдешифрация. Если удалось исправитьхотя бы одну ошибку, методом двойного инвертирования, то вторая ошибкабудет устранена при помощи кода Хэмминга. Запись отдельного байта, осуществляется следующим сбразом.При записи в память одного из байтов слова данных к нему должен быть приформирован второй байт, уже хра 1277214нящийся в контролируемой памяти, контрольные биты вырабатываются на основе полного слова, Поэтому вначале из памяти читается сЛово, записанное по тому же адресу, по которому 5 должен быть записан байт, Устройство функционирует так же, как в режиме Чтение из памяти". После того как слово данных проверено и в. случае необходимости скорректировано, оно 10 записывается в регистры 4 и 5. Теперь по входам 22 (23) через коммутатор 6(7) и мультиплексор 9(10) в регистр 1(2) заносится записываемый байт, одновременно в регистр 2(1) через 15 мультиплексор 10(9) записывается другой байт из регистра 4(5), после чего формируются контрольные биты. Оба байта и контрольные биты записываются в память. 20По входам 26 подаются управляющие воздействия для управления работой дешифратора 20, шифратор 21, коммутаторов 6-8, мультиплексоров 9-15 25 и стробы записи информации в регистры 1-5.Формула изобретения30Устройство для обнаружения и исправления ошибок в блоках памяти, содержащее коммутаторы, регистры, сумматор по модулю два, блок сравнения, шифратор, дешифратор и элементы НЕРАВНОЗНАЧНОСТЬ, причем одни из входов и выходов первого и второго коммутаторов являются информационными входами и выходами устройства, одни иЗ входов и выходов третьего коммута 40 тора являются контрольными входами и выходами устройства, прямые выходы первого регистра подключены к одним из входов сумматора по модулю два, другие входы которого соединены с45 прямыми выходами второго регистра, а выходы - с одними из входов блока сравнения, другие входы которого подключены к прямым выходам третьего регистра, входы которого соединены с другими выходами третьего коммутато 50 ра, выходы блока сравнения соединеныс входами дешифратора и шифратора,выход которого является выходом признака ошИбки устройства, управляющиевходы коммутаторов, входы синхронизации регистров с первого по третий,дешифратора и шифратора являются вхо-дом синхронизации устройства, выходыдешифратора подключены к одним извходов элементов НЕРАВНОЗНАЧНОСТЬ,о т л и ч а ю щ е е с я тем, что, сцелью повышения надежности устройства, в него введены четвертый и пятыйрегистры и с первого по седьмой мультиплексоры, причем одни из входовпервого и второго мультиплексоровподключены соответственнок выходам1пятого и четвертого регистров, другие входы - соответственно к другимвыходам первого и второго коммутаторов, а выходы - соответственно к входам первого и второго регистров,входы третьего мультиплексора соединены соответственно с инверсными выходами третьего регистра и с выходами сумматора по модулю два, а выходыс другими входами третьего коммутатора, входы четвертого мультиплексораподключены к прямым и инверсным выходам первого регистра, а выходы - к.одним из входов седьмого мультиплексора и другим входам элементов НЕРАВНОЗНАЧНОСТЬ, выходы которых соединены со входами пятого регистра идругими входами седьмогд мультиплексора, выходы которого подключены кдругим входам первого коммутатора,входы пятого мультиплексора соединены с прямыми и инверсными выходамивторого регистра, а выходы - с однимииз входов шестого мультиплексора идругими входами элементов НЕРАВНОЗНАЧНОСТЬ, выходы которых подключеныко входам четвертого регистра и другим входам шестого мультиплексора,выходы которого соединены с другимивходами второго коммутатора, управляющие входы мультиплексоров и входы синхронизации четвертого и пятогорегистров являются входом синхронизации устройства.1277214 Составит Техред А Т, Зайцеавчук орректор М. Максимишине актор М. Товти каз б 687/4 3 исное Проектная, 4 одственно-полиграфическое предприятие, г. Ужгор Тираж НИИПИ Государстве по делам изобрет 3035, Москва., Жого комитета СССРий и открытийРаушская наб., д. 4/5