Патенты с меткой «памяти»

Номер патента: 1238165

Опубликовано: 15.06.1986

Авторы: Гладун, Исаенко, Самчинский, Шаров

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...К блоков 4 равно отношению рабочей частоты блока 13 памяти к рабочей частоте каждого блока 4, округленного до большего целого,Запись информации в блоки 4 производится с помощью управляющей ЭВМ, при этом на вход 15 поступает сигнал, переводящий блоки 4 в режим записи и подключающий вход 14 к адресным входам блоков 4, а на входе 16 устройства появляется информация, записываемая в блоки 4. После окончания записи по входу 9 происходит сигнал, устанавливающий счетчики 3 и 6, а также триггер 14 распределителя 2 за исключением первого в нулевое состояние. Первый триггер при этом устанавливается в единичное состояние.На входах блоков 4 устанавливаются нулевые адреса. С выхода коммутатора 5 на вход блока 7сравнения поступает информация,...

Номер патента: 1239749

Опубликовано: 23.06.1986

Авторы: Казинян, Минасян, Минасянц, Туманьян

МПК: G11C 11/406

Метки: динамической, памяти, регенерацией

...устройства, а первый и второй выходы - выходами регенерации и запроса устройства, выход генератора импульсов регенерации соединен с входом счетчика строк и входом инвертора, выход которого соединен с вторым входом элемента И, первый вход которого является входом конца цикла регенерации устройства, а выход соединен с вторым входом генератора импульсов регенерации, выходы счетчика строк являются выходами адреса строки устройства, о т л и ч а ю -зультате чего на выходе генератора 6 импульсов регенерации формирует-ся положительный перепад (задний фронт отрицательного сигнала). Счетчик 7 строки увеличивает свое состояние на единицу, формируя адрес следующей строки регенерации. Триггер 10 установки устанавливается в состояние "1", если...

Номер патента: 1241246

Опубликовано: 30.06.1986

Автор: Уваров

МПК: G06F 13/00

Метки: блоком, общим, памяти, поцессоров, сопряжения

...запроса от второго процессора 9 обработки через устройство 7 не пройдет синхронизирующий импульс, который задним фронтом сбросит первый триггер 1 в состояние "О". Сброс триггера 1 в "О" осуществляется посредс.твом триггера 2 и элемента И 3,Установкой потенциала "О" на входе блокировки устройства 7 второй процессор 9 обеспечивает монопольное использование устройства памяти, при этом и мультиплексор 11 настраивается на передачу информации .от процессора 9. Предлагаемое техническое решение обеспечивает работу одного из процессоров с общей памятью с минимальной задержкой, что особенно важно, когда частота обращений этого процессора преобладает над частотой обращении другого. В этом варианте задержка минимальна для второго процессора...

Номер патента: 1241286

Опубликовано: 30.06.1986

Авторы: Зарипов, Каримова, Петрова

МПК: G11C 11/14

Метки: памяти, элемент

...оси проволоки. Эффективная площадь сечения проволоки 1может иметь значение, настолько близкое к значению эффективной площадисечения пленки 3 (толщина которой 1 -2 мк), насколько это позволяет техно- ЗОлогия осаждения пленки, что значительно расширяет пределы микроминиатюризации элемента памяти. Представляется возможным изготовить элементы памяти диаметром 0,01-0,1 мм и З 5длиной 5-10 мм.Предлагаемый элемент памяти работает следующим образом.При воздействии достаточно сильного внешнего магнитного поля элемент 40памяти устанавливается в первое магнитное состояние насыщения (фиг.1),соответствующее точке "установки"петли гистерезиса на фиг. 3. При этомэлемент памяти фактически является 45постоянным магнитом, так как направления...

Номер патента: 1242969

Опубликовано: 07.07.1986

Автор: Мазаник

МПК: G06F 13/00

Метки: внешней, вычислительного, комплекса, памяти, распределения, ресурсов

...к тем регистрам 17, в первом разряде которых "0", единичный сигнал поступает на входы установки в нулевое состояние соответствующих тригге ров 24. Элементы И 19 и 20 соответствующих узлов 18 анализа закрываются и единичный сигнал будет только на выходе элемента ИЛИ 26. На выходе элемента И-НЕ 25 формируется единич 30 ныи сигнал, по которому открывается элемент И 27. Далее проводится анализ следующего разряда оставшихся сравниваемых чисел.Если в первом разряде сравниваемых 35 чисел содержатся только нули или только единицы, то на выходе соответствующего элемента И-НЕ 25 присутствует единичный сигнал, ко. торый открывает элемент И 27, Следо вательно, в этом случае сразу проводится анализ второго или последующих разрядов. После того, как...

Номер патента: 1243029

Опубликовано: 07.07.1986

Авторы: Букчин, Далидович, Коновалов

МПК: G11C 11/401, G11C 7/00

Метки: динамической, памяти, регенерацией

...во времени с 1-м тактом регенерации, поскольку он может быть сигналом старта в рабочем цикле памяти и должен отстоять от начала цикла регенерации на время, достаточное для проведения цикла чтения или записи.При включении ключа. 4 Формирователь 5 вырабатывает одиночный импульс,который проходит через элемент И-НЕ 20 12 и устанавливает триггер 14. Позаднему фронту последнего в циклеИ-го такта регенерации устанавливается триггер 13, что разрешает прохож 25 дение 1-го такта регенерации через элементы 15 и 16 на вход счетчика 1и дешифратора 2. На выходе дешифратора 2 появляется синхроимпульс, соответствующий первому такту синхрони 3335 и т,д.При выключении тумблера 3 по заднему Фронту Ы-го такта регенерации (по завершении полного цикла)...

Номер патента: 1243031

Опубликовано: 07.07.1986

Авторы: Авгуль, Буйнов, Непомнящий

МПК: G11C 8/16

Метки: динамического, памяти, распределения

...блока памяти).В этом режиме на вход 8 устройствапоступает командаЗапрос", а навход 11 - сигнал "Объем", представляюцдй двоичный код количества запрашиваемых слов гамяти, По команде 13 ап -рос" блок 1 выдает на первый входФормирователя 2 серию управляющихсигналов. На второй вход формирователя 2 поступает сигнал с выхода пре -образователя 6, который определяет номер уровня, а следовательно,и нсмер регистра накопителя 3, гдедолжен производиться поиск свободного блока памяти. С выхода формирователя 2 на первый вход накопителя 3поступают управляющие сигналы, которые обеспечиваюг выполнение следующих операций:поиск первого свободного блокапамяти, (а значит, первого триггера,находящегося в состоянии О ) на запрашиваемом уровне;отметка...

Номер патента: 1244717

Опубликовано: 15.07.1986

Автор: Лупиков

МПК: G11C 8/06

Метки: адресных, буферной, памяти, сигналов, формирователь

...управляющий выход 20 каждогомодуля, кроме последнего, соединяется с третьим управляющим входом 14последующего модуля. Четвертый управляющий выход 21 каждого модуля, кромепоследнего., соединяется с четвертымуправляющим входом 15 последующегомодуля . Коммутатор 13 всех модулей,кроме последнего, устанавливаетсяв такое положение, при котором к выходу коммутатора 13 подключается выходной сигнал триггера 8. В такое жеположение устанавливается коммута-.тор 13 и в последнем модуле в томслучае, если его разрядность полностьюйспользуется для адресации ячеекбуферной памяти. Если это условиене выполняется, то коммутатор 13устанавливается в положение, прикотором на его выходе присутствуетсигнал одного соответствующего разряда. счетчика...

Номер патента: 1244727

Опубликовано: 15.07.1986

Авторы: Марков, Семенов

МПК: G11C 29/00

Метки: оперативной, памяти, полупроводниковой

...контролируемойпамяти информация, Блок 7 слжит дляпоразрядного сравнения данных, считанных из проверяемой памяти по заданным последовательностям адресов,с данными, которые были записаныпо тем же адресам,Обнаружение несовпадения кодов, записанных и считываемых из памяти, свидетельствует о наличии неисправности (например, наличие постоянной "1" или "О")При совпадении на протяжении всего цикла контроля записанной и считанной информации осуществляется следующий цикл записи и считывания, Такие запись и считывание со сравне 1244727нием выявляют взаимное влияние между ячейками контролируемой памяти. Кроме того, возможно выявление адресных цепей, находящихся в состоянии постоянного "О" или "1", и коротко- замкнутых адресных цепей. При...

Номер патента: 1246135

Опубликовано: 23.07.1986

Авторы: Ланг, Ситников

МПК: G11C 11/401, G11C 7/00

Метки: блоках, информации, микропроцессорной, памяти, регенерации, системы

...втактах дешифрации текущего кода команды можно осуществить регенерациюнекоторого количества строк ДОЗУ,Количество регенерируемых строк определяется Временем регенерации однойстроки и временем дешифрации кодакоманды. Первый анализатор 1 служитдля определения цикла считыванияслова команды и момента дешифрациикода команды на внутренних структурах. В ходе выполнения программы режимы Ожидание и Останов останави 1 11ливают процессор на некоторое время, которое также используется для регенерации ДОЗУ. Второй анализатор 2 используется для регенерации строки ДОЗУ во время между выдачей адре 124 б 135са из процессора и самим обращениемк ДОЗУ,Формирователь 8 формирует импульс,сигнализирующий второму анализатору 2 о том, что идет...

Номер патента: 1246136

Опубликовано: 23.07.1986

Автор: Черняк

МПК: G11C 11/401, G11C 7/00

Метки: динамической, памяти, регенерации

...2,3,7,16.,строк за один цикл захвата канала,Изобретение. относится к вычислительной технике и может быть использовано для регенерации динамической памяти микроЭВМ.Целью изобретения является упрощение и повышение быстродействия устройства.На чертеже представлена схема устройства для регенерации динамической памяти. Устройство работает следукнцимобразом. В исхоцном состоянии триггеры 4 и 5 сброшены, на выходах счетчика 16 и 17 - низкий уровень, на выходе 18 - высокий. блинные формирователи 7 и 8 закрыты сигналом 13,и их выходы находятся в высокоимпедансном состоянии, не препятствуя обычному режиму обмена процессора с ОЗУ.По переднему фронту импульса 19 устанавливается триггер 4, нырабаты" вая сигнал 11 требования ПДП. Центральный процессор...

Номер патента: 1246141

Опубликовано: 23.07.1986

Авторы: Замуруев, Соболев, Суворов

МПК: G11C 29/00

Метки: блоке, обнаружения, ошибок, памяти, постоянной

...от сигнатур, измеренных с заведомо исправного БПП, Таким образом, для нахождения неисправной микросхемы нужно измерить сигнатуры всех плоскостей и, зная плоскости, сигнатуры которых неверны, определить неисправную микросхему, Очередность выборки микросхем БПП устанавливают блоки: формирователь 6, коммутатор 7 и дешифратор 11, к входам которого подключены К старших адресных разрядов БПП.Параллельный 2 разрядный двоич. ный код на выходе БПП превращается во временную последовательность еди-, ниц и нулей на первом входе сигнатур- ного анализатора 4 с помощью мультиплексора 3. В том случае, когда какие-то разряды иэ этого 2 -разрядИ 1 ного кода не нужно вводить в сигнатурный анализатор 4, то в тот момент, когда информационные шины этих...

Номер патента: 1247799

Опубликовано: 30.07.1986

Авторы: Ботвиник, Еремин

МПК: G01R 31/30

Метки: интегральных, микросхем, памяти

...имеющих расчетный уровень параметров, обеспечивающих работоспособность ЗУ в диапазоне температур, то в дефектных ячейках памяти происходит полное рассасывание накоп 101520 25 30 35 40 45 50 55 ленного заряда и, следовательно, при последующем считывании информация не соответствует ранее записанной.Время снятия питания, равное временирассасывания избыточного заряда, можнорассчитать по формуле1 с.п = ------ - К 1 Пфф;,Ь +62 луЯ 1 - аыа;)где й.п - время снятия литания;м,1"; - предельные частоты прямого иинверсного коэффициентов передачи;ау, а; - прямой и инверсный коэффициенты передачи тока в схеме с общей базой;ру, р; - прямой и инверсный коэффициенты передачи тока в схемес общим эмиттером,Например, исходя из требуемых параметров ячеек...

Номер патента: 1247853

Опубликовано: 30.07.1986

Авторы: Бруевич, Воробьев, Куликов, Смирнов

МПК: G06F 1/04

Метки: памяти, синхронизации

...логическая являющаяся признаком устойчивого от- З 0 лов управления в этом случае могутоказаться меньше предельных и в ОЗУбудут зафиксированы ошибки. При обнаружении первой из них на вход 6 отказа устройства выдается отрицательный импульс, который через элемент И 127 проходит на стробирующий вход дешифратора 126. На его выходе 11 вновь возникает импульс, переводящий счетчик 28 в состояние (01). Поскольку вмомент поступления заднего фронта импульса со входа 6 на информационномвходе триггера 120 присутствует логический "0", то триггер останется внулевом состоянии и выдачи признакаустойчивого отказа не произойдет.Следующие импульсы запуска начнутпоступать на вход элемента 31 задержки, Если и при этом в памяти обнаружатся...

Номер патента: 1247947

Опубликовано: 30.07.1986

Авторы: Гутенмахер, Тимошенко

МПК: G11C 15/00

Метки: ассоциативной, извлечения, многозначного, ответа, памяти

...в исходном состоянии в регистр 1 по входу 9 устройства записан многозначный ответ на АЗУ, в котОРОм например состОЯние 1 имеют 2, 5 и 6 разряды. При этом навыходе блока 4 имеется сигнал, разрешающий прохождение тактовых импуль.сов (ТИ) на вход распределителя Я.В противном случае при отсутствиисигнала совпадения после ассопиативного поиска Увсе разряды регистра 1имеют состояние "0") блок ч запрещает прохождение ТИ в устройство,Работа устройства начинается сприходом первого ТИ.на вход 10, Приэтом сигнал "1" с нулевого выходаблока 2 через первый элемент И 5поступает на вход блока 3, что приводит к установке в состояние "0"разрядов 0-3 регистра 1 с приходОмвторого ТИ по аналогичной цепи осуи иществляется установка в 0 разряда5...

Номер патента: 1249582

Опубликовано: 07.08.1986

Авторы: Азарян, Аревян, Асламазян, Ваганян, Крмоян, Момджян

МПК: G11C 5/12

Метки: запоминающего, памяти, постоянного, типа, трансформаторного, устройства, ячейка

...металлические каркасы 5П-образной формы, выступы 6 каркасов 5, конические концы 7 выступов 6,кодовый жгут 8, разрядные обмотки 9,проводящий слой 10, паз 11,окно 12 и 2 Оокно 13 на выступах 6, перемычки14 и паз 15.Ячейка памяти Функционирует следующим образом.В отверстия 2 основания 1, изготовленного иэ изоляционного материала, устанавливают склеенные клеем немагнитные металлические каркасы 5.Для фиксации установленного в каркасе 5 сердечника 3 с разрядной обмот- уОкой 9 в пазы 11 и 14 и в отверстия2 заливают компаунд, который призамене сердечника 3 легко разрушается и не препятствует установке нового сердечника 3. Таким образом,в предлагаемой ячейке памяти осуществляют быструю замену кодового 82 2жгута на каркасы 5, что...

Номер патента: 1249587

Опубликовано: 07.08.1986

Авторы: Боголюбова, Веккер, Нейман, Плешев

МПК: G11C 29/00

Метки: адресов, блоков, памяти, формирования

...код первого адреса подмассиваМ для записи по нему информации, инверсной исходной. Далее блок 1 управления устанавливает на выходе 15сигнал "Считывание", а на управляющем входе коммутатора 4 - сигнал,разрешающий передачу на выходы 5 кода адреса, формируемого на выходахэлементов И группы 10.Далее устройство выполняет первый цикл Формирования адресных переходов, в котором осуществляются пере.ходы от каждого адреса подмассива к,первому адресу подмассива М, Дляэтого в каждом периоде обращения кблоку памяти блок 1 управления меняет уровень сигнала на управляющемвходе коммутатора 4, в соответствиис чем на выходы 5 через коммутатор 4поочередно поступают коды адресовподмассивов М и Б. По спаду сигналаблока управления, поступающегонасчетный...

Номер патента: 1249588

Опубликовано: 07.08.1986

Авторы: Букин, Морозов, Муляр

МПК: G11C 29/00

Метки: интегральных, микросхем, оперативной, памяти

...не при нулевомадресе, а при первом.Таким образом, при каждом новомкадре записи информации адрес записываемой единицы последовательно увеличивается до 2 -1. После последнегокадра записи-считывания импульсов переполнения счетчика 4 кадров опрокидывается триггер 6 останова,Под воздействием сигнала с триггера 6 останова блок 5 сравнения выдает информацию, инверсную по отношению к той, которая выдается в первом цикле и которая записана в проверяемую микросхему 15.При каждом кадре работы устройства, при записи информации по 2 аднресам в микросхему 15 записываетсяодна единица и 2" -1 нулей, В процессе проверки микросхемы по первомуциклу считывается информация в 2"кадров и, следовательно, в счетчик12 результата в случае проверки исправной...

Номер патента: 1249589

Опубликовано: 07.08.1986

Авторы: Ковалев, Лысиков, Седаускас, Яковлев

МПК: G11C 29/00

Метки: памяти

...одиночной ошибки в информационных и контрольных разрядах при в=64.Генерируемый синдром с выходов второго блока 4 сумматоров по модулю два поступает на блок 5 обнаружения двойной ошибки. Сигнал многократной четной ошибки формируется в зави" симости от битов синдрома 8 -Я иО Т поступает на первый вход блока 7 формирования признаков ошибок, Генерируемый синдром поступает также на блок 6 обнаружения многократной нечетной ошибки, который формирует сигнал многократной нечетной ошибки, поступающий на второй вход блока 7 формирования признаков ошибок.Генерируемый синдром поступает также на входы группы блока .7 формирования признаков ошибок, который оперативно формирует сигнал наличия 1ошибки в принятом информационномслове.Устройство...

Номер патента: 1249593

Опубликовано: 07.08.1986

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти

...8, запоминаемого в триггере 11,В случае возникновения корректируемой .ошибки информация в сдвиговыхрегистрах преобразователя 1 кодов иблоках 2 и 3 обнаружения адреса ошибки продолжает сдвигаться. Сдвиг информации в блоке 1 продолжается дотех пор, пока в триггерах 30-37 элементом ИЛИ-НЕ не зафиксированы нули,что в силу известных свойств двучлена х -1 определяет момент расположения Ь =5 младших разрядах сдвигового регистра 18 пакета ошибок. Сэтого момента сдвиг информации в регистре 18 и во всех первых регистрахсдвига блоков 2 и 3 прекращается,что обеспечивается передачей сигналаот блока 23 через элемент И 19 и инвертор 20 на элемент И 21.С момента обнаружения корректируе.мОй ошибки начинают поступать синхроимпульсы на счетчики 24 и...

Номер патента: 1251076

Опубликовано: 15.08.1986

Авторы: Горбунов, Захарова, Ляхов, Улыбин

МПК: G06F 9/36

Метки: адресации, памяти

...на вторые входы элементов И 17 первой .группы. Дешифратор 19 по старшим разрядам адреснойконстанты формирует логическую "1"на одном из выходов. Если логическая"1" была сформирована на первом выходе дешифратора 19, то открываетсяпервый элемент И 17 первой группы,обеспечивая выборку первого блокапамяти первой группы.Таким образом, блоки 26 в соответствии с адресной инструкцией, поступающей по адресному входу 2 и содержимому определенных разрядов входа15 под управлением сигналов на управ"ляющих входах, определяют состояниетриггеров регистра 24 и на одном извыходов дешифратора 25 появляетсялогическая "1". Она открывает соответствующие элементы И .7 группы, обеспечивая выборку одного иэ блоков памяти дешифратором 19, состояние которого...

Номер патента: 1251183

Опубликовано: 15.08.1986

Авторы: Боженко, Кондратов, Мешков

МПК: G11C 21/00

Метки: динамической, информации, памяти, регенерацией

...1251 При внешних обращениях по всем строчным адресам все ячейки блока 6 устанавливаются в 1", и в режиме регенерации перебираются только адреса информационных байтов блока (АК 7-АК 4). Выходные состояния узлов устройства 14 1 5 1 0 000010 111111 000000 000000 01 01 11111 111 на выходах регистракола 1111111, Поскольку код 111 на выходе приоритетного шифратора 8 соответствует как коду 11111110, так и коду 11111111 на его информационных входах, а "1" на его выходе запроса сбрасывается при входном коде 11111111, в блоке 6 запоминаются признаки обращения только по первым семи из каждых восьми строчных адресов, По сбросу сигнала запро О са приоритетного шифратора 8 (Фиг,З) выходы преобразователя 5 блокируются элементами И 16. На...

Номер патента: 1251187

Опубликовано: 15.08.1986

Автор: Букин

МПК: G11C 29/00

Метки: блоков, памяти

...он исправен. Так как информация на выходе блока 6 сдвинута относительно информации на ега входе 16, сравнение производится па стробирующему импульсу с выхода формирователя 10, который появляется только в режиме считывания, что исключает появление ложного сигнала на выходе блока 9.Таким образом в каждом кадре счетчика 8 происходят запись, считывание и выяснение правильности считываемой информации по всем 2 и адресам, где п - число разрядов адреса и счетчика 7.Информация, записываемая в проверяемый блок 6, поступает из сумматора 5 с выхода 8 единиц переноса..нфармация в соответствии с алгоритмам, приведенным в табл, 1, формируется благодаря последовательному соединению счетчиков 7 и 8 и подключению всех выходов счетчика 7 и...

Номер патента: 1251189

Опубликовано: 15.08.1986

Автор: Мыльникова

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...регистра сдвига равночислу проверяемых контрольных разрядов ( КР ), Каждый выход регистра подключен к входам трех определенныхэлементов И-НЕ, число элементов И-НЕ,а также элементов И равно числу проверяемых ИР, При нулевом уровне сигнала, поступающего из блока 2 управления на вход К, регистр устанавливается в нулевое состояние, с выходов всех элементов И-НЕ поступаетединичный уровень сигнала, разрешающий прохождение тестовой последовательности через все ИР. Работа предлагаемого устройства при этом не отличается от работы известного,Проверяется работоспособность воИР контролируемого ЗУ,При единичном уровне сигнала, поступающего из блока 2 на вход 1, регистр переводится в режим значения исдвига, нулевой чровень появляетсятолько на одном...

Номер патента: 1029771

Опубликовано: 23.08.1986

Авторы: Плотников, Сагитов, Селезнев

МПК: G11C 13/04, G11C 7/00

Метки: мпд, основе, памяти, переключения, структур, ячеек

...тем, что в способе переключения ячеек памяти на основе МДП-р - и-структур из низкоомного в высокоомное состояние заключающемся в подаче на ячейки памяти оцновременно импульса света и электрического напряжения, на ячейки памяти воздействие импульсом света осуществляют в течение времени, превышающего время заряда емкости ячеек, при этом мощность Р импульса света определяется из выраженияР (П - 13) /К Кгде Н - напряжение на. ячейках памяти,П - напряжение выключения ячеек 5 из низкоомного состояния;К - сопротивление, включенноепоследовательно с ячейкойпамяти,Кщ - чувствительность ячейки па мяти к свету в ниэкоомномсостоянии.Предлагаемый способ переключенияячеек памяти заключается в следующем.Пусть ячейка находится в НС, т. е.15 ББ....

Номер патента: 797406

Опубликовано: 30.08.1986

Авторы: Ржанов, Синица, Черепов

МПК: G11C 11/42

Метки: оптоэлектронный, памяти, элемент

...элементе памяти, содержащем полупроводниковую подложку -типа проводимости и размещенный на подложке слой полупроводника и типа проводимости, в котором размещена запоминающая среда с располо.- женными в ней ь+ -областями стока и Это состояние высокой проводимости канала будет сохраняться длительное время, соответствующее времени жизни захваченных носителей заряда иа уровень захвата (прилипания), постепенно уменьшаясь за счет теплового выброса захваченных носителей заряда .и последующей их рекомбинации со свободными носителями заряда другоготипа, Очевидно, что длительность состояния открытого канала (состояния запоминания) будет больше,чем боль-:, ше ширина энергетической щели в полу"3 797406 4 лит производить спектральное...

Номер патента: 1254457

Опубликовано: 30.08.1986

Авторы: Добрянский, Егоров, Петров, Типикин

МПК: G06F 1/04

Метки: блоков, внешних, памяти, синхронизации

...устройство управления внешнего ЗУ, образуется благодаря тому, что декодер задеряавает информацию на 55 три КС. Поэтому блок управления успевает выполнить считывание заключительной ГСС и измерение ее сдвига 457относительно конца записи с достаточным запасом времени до окончания передачи на выход декодера информациФонной части последнего КС записи.Ложное срабатывание пороговогоблока 8 от ложных синхросигналов,расположенных в зоне записи на кратном длине цикла расстоянии друг отдруга, может привести к ложной фиксации конца считываемой записи. Дляисключения указанного ложного срабатывания порогового блока 8 в устройстве останавливаются те из счетчиковгруппы 7, в которых произошло переполнение, если в этот момент временине было срабатывания...

Номер патента: 1254497

Опубликовано: 30.08.1986

Автор: Мазаник

МПК: G06F 13/00

Метки: внешней, выделения, области, памяти

...(Ь з) куска свободной памяти, который удовлетворяет требуемому запросу и имеет размер, меньший чем 1-го. Тогда код размера (-го куска памяти записывается в регистр 13, а щ в регистр 12 записывается код Ь из счетчика 14.Процесс продолжается до тех пор, пока не будут просмотрены все свободные куски памяти на К+1-м МБ, При вы полнении указанного условия в регистре 12 хранится код Ь куска памяти, наиболее подходящего к требуемому запросу. При этом на п-и (последнем) выходе дешифратора 15 появляется единичный сигнал, который через элемент 28 задержки разрешает подачу кода Ь из регистра 12 на вход дешифратора 16. Тогда разрешается прохождение кода начального адреса Ь-го свободного куска памяти из Ь-го регистра 10 на выход 47 устройства.Сигнал...

Номер патента: 1254558

Опубликовано: 30.08.1986

Авторы: Ильюшенков, Макаров, Мещанов, Телицын

МПК: G11C 11/401, G11C 11/406

Метки: источник, оперативной, опорного, памяти

...К ьцгК+ К7(3) дцт = ц - ци - цро ф (4) К - крутизна транзисторов;ц - падение напряжения накрезисторах; где Схема предлагаемого источника опорного напряжения для входных буферов ИДП БИС содержит первый 1 и второй 2. резисторы К 1 и К 2 и первый 3 и второй 4 транзисторы, причем первый вывод первого резистора соединен с шиной 5 питания, первый вывод второго резистора - с общей шиной 6, сток и затвор первого транзистора соединен с вторым выводом первого резистора, исток второго транзистора - с вторым выводом второго резистора, исток первого транзистора соединен с затвором и стоком второго транзистора и образует выход 7 источника опорного напряжения.Предлагаемый источник опорного напряжения описывается системой ураннений; ц- ц - разность...

Номер патента: 570282

Опубликовано: 30.08.1986

Авторы: Мишин, Черепов

МПК: G11C 11/40

Метки: памяти, элемент

...большое число управ ляющих выводов, что существенно усложняет конструкцию отсчетного устройства. Целью изобретения является расширение функциональных возможностей элемента памяти.Достигается это тем, что элемент памяти содержит области полупроводника р-типа, размещенные под слоем диэлектрика в полупроводниковой подложке и"типа, и металлические электроды, расположенные на слое диэлектрика, а нижний конец подвижной проводящей пластины соединен с полупроводниковой подложкой и-типа. Такое выполнение увеличивает функциональные возможности элемента и расширяет область его применения, так как предлагаемый элемент представляет собой по существу разряд регистра сдвига с индикацией.На чертеже представлена конструкция устройства.Элемент содержит...