Патенты с меткой «памяти»

Номер патента: 1317478

Опубликовано: 15.06.1987

Авторы: Ахмеджанов, Бочков, Лазаренко, Лушников, Хван

МПК: G11C 8/12

Метки: адреса, блоке, выбора, памяти, резервированном

...следующим образом.В исходном состоянии программируемые элементы 1 и 2 памяти не запрограммированы, на выходе программируемых элементов 1 - логическая единица, элементы НЕИЛИ 5 и 6 заблокированы, на их выходе - логический нуль, При обращении к блоку памяти состояние на выходе программируемых элементов 2 памяти соответствует состоянию на их адресном входе Л,. Поскольку элементы НЕ-ИЛИ 5 и 6 заблокированы, осуществляется выборка основной ячейки 8 в соответствии с адресом на входе устройства, Логическая единица поступает на выход дешифратора 4, соответствующий комбинации входных адресных сигналов, а на все остальные выходы дешифратора 4 поступак)т логические нули. При контроле блока памяти 2возможно обнаружение неисправных ячеек памяти....

Номер патента: 1317480

Опубликовано: 15.06.1987

Авторы: Замковец, Захарян, Красовский, Маркаров

МПК: G11C 11/14

Метки: доменной, маскирующих, памяти, сигналов, формирования

...ЦМД (0) во все регистры хранения и), гп. накопителя 8. Далее произволится считывание служебной информации, расположенной по )-му и )1-му адресам накопителя. При считывании служебной информации с )-го и 3+1-го адресов накопителя 8 по управляющей шине 9 полаются синхроимпульсы, в остальных случаях подается высокий или низкий потенциал. Перед считыванием информации по )-му адресу подачей низкого уровня по шине 10 произволится устан(цзкд в нуль триггеров 5, 6 и счетчика 7. Таких) ооразом, при считывании служебной информации с 3-го адреса накопителя 8 ца первые выхолы элементов Ии И.1 И 2 с инверсного выхода триггера 6 полдется высокий потенциал (1). При эточ высокий уровень, подаваемый с выхода три)ч ера 5 на вход управления режимом...

Номер патента: 1317486

Опубликовано: 15.06.1987

Авторы: Жибура, Марков, Семенов

МПК: G11C 29/00

Метки: блоков, памяти

...4, элемент 6 НЕ, элемент И - НЕ 9 обеспечивают работу устройства в режимах записи и чтения (О - Запись, 1 Считывание). При первом проходе по адресам контролируемого блока 12 (первый цикл контроля) осуществляется режим Запись, при втором проходе по адресам (второй цикл контроля) осуществляется режим Чтение,Таким образом, в режиме записи счетчик 3 адреса формирует последовательность адресов. В режиме считывания формирует ту же адресную последовательность, что и при записи и обеспечивает считывание из блока 12 информации, записанной в него в режиме записи. В течение первого цикла контроля регистр 5 сдвига работает в режиме непрерывного сдвига записанной в него информации, затем по заднему фронту импульса Сброс осуществляется...

Номер патента: 1319079

Опубликовано: 23.06.1987

Авторы: Волох, Русс, Рябцев, Смалий, Стафеев, Торшина, Шамарин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...входы коммутаторов 6, 8 и 11 поступают сигналы с выхода делителя 68, которые обеспечивают поочередную передачу кодов адреса, данных и кодов операций на контролируемую. память, подключаемую к устройству при помощи блока 15 сопряжения, который обеспечивает соединение выходных сигналов регистров 12 - 14 с входными контактами контролируемой памяти и выходных контактов этой памяти с входами блоков 9 сравнения.При осуществлении последовательной записи информации в ячейки памяти значение кодов адреса всех четырех блоков 5 формирования адреса изменяется на четыре.Таким образом, формируется код адреса ячеек контролируемой памяти и в них осуществляется запись информации.Сравнение кодов адреса, формируемых блоками 32 адреса с конечным кодом...

Номер патента: 1322292

Опубликовано: 07.07.1987

Авторы: Кулик, Лысков, Питерский, Рахов

МПК: G06F 12/00, G11C 15/00

Метки: адресации, блока, памяти, содержанию

..."1" указывает на позицию последней буквы слова-ключа в списке слов, расположенных вдоль горизонтальной стороны матрицы (в данном примере получена 19 позиция). Однозначность этого указания позволяет полученный вектор превратить в удобное двоичное число или применить непосредственно для реализации известными механизмами вы борки при обращении к блоку памяти, Если полученный вектор пуст, заданное слово-ключ в списке ключей отсутствует, если в полученном векторе содержится более, чем одна "1", столько же слов-ключей содержится в списке (вектор укажет позиции их всех),Не описывая известные процедуры занесения информации в блок памяти, рассматривают работу устройства в режиме "Запись" (режим подготовки логических векторов), От внешнего...

Номер патента: 1324068

Опубликовано: 15.07.1987

Авторы: Бородин, Мельников, Паращук

МПК: G11C 29/00, G11C 7/00

Метки: памяти, постоянной

...элемента (а следовательно, и состояние ключа 4) теперь зависит от уровня сигнала на его третьем входе (т.е. на шине 2). Если по шине 2 данных поступает код числа, соответствующий уровню 1, то ключ 4 открывается и напряжение с шины 5 через ограничительный резистор 6 поступает на вход/выход 9 устройства. Если по шине данных 2 поступает код числа, соответствующий уровню О, то ключ 4 закрыт уровнем 0, поступающим на его управляющий вход с выхода элемента И 1, а ключ 14 открыт уровнем 1, поступающим на его управляющий вход с выхода элемента И 20 через элемент ИЛИ 19 (так как на шинах 21 и 3 - уровень 1). При этом вход/выход 9 устройства подключен к общей шине. Таким образом, в зависимости от кода числа, поступающего по шине данных, на...

Номер патента: 1324069

Опубликовано: 15.07.1987

Авторы: Бураченко, Некрасов

МПК: G11C 11/40, G11C 16/14

Метки: информации, некристаллических, памяти, полупроводниковых, стирания, элементах

...2. Генератор 3 серии импульсов через ограничитель 4 тока подключен к одному из выводов (А) полупроводникового элемента, второй вывод В которого заземлен.Схема работает следующим образом, 45Импульсные сигналы серии стирания поступают на полупроводниковый элемент 2, который находится в проводящем состоянии.В момент стирания проводящего состояния происходит ограничение амплитуды напряжения на полупроводниковом элементе из условия Б, - Б ., где Ьсоф - уровень срабатывания стабилизатора 1 напряжения. Это исключает возможность повторного включения под воздействием амплитуды напряжения 11 с.ир и пйедохраняет элемент от избыточной тепловой мощности импульсных сигналов. В качестве опытного состава для элемента памяти был использован...

Номер патента: 1325479

Опубликовано: 23.07.1987

Авторы: Мосевкин, Сафронов

МПК: G06F 9/50

Метки: доступа, общей, памяти, приоритетного

...выходу 17 устройство разрешаетдоступ к общей памяти по первому каналу, а по выходу 15 Формируется потенциал высокого уровня, по переднемуФронту которого общая память при наличии готовности производит обменинформацией, при завершении которогопо входу 14 формируется сигнал "1",поступающий в первую вычислительную25479 2машину для снятия сигнала по входу 12 запроса, После этого схема устройства устанавливается в исходное положение. 25 30 5 10 15 20 35 40 45 50 55 В случае прихода сигнала "Запрос" по входу 13 на выходах 16, 18 и 20 формируются сигналы "1". Если во вре" мя обмена информацией, предположим, по первому каналу приходит сигнал "Запрос" по входу 13 устройства, триггер 2 не записывает пришедший сигнап окончания обмена с первой...

Номер патента: 1325559

Опубликовано: 23.07.1987

Авторы: Воротинцев, Гиль, Нестерук, Саблин

МПК: G11C 11/14

Метки: доменной, накопитель, памяти

...слоем 17.Выводы 18 и 19 мостовой схемы подключены к дифференциальному усилителю считывания (не показан). Цифрами 20-25 обозначены позиции, занимаемые ЦМД во время работы устройства.Предложенный накопитель работает следующим образом.Входная информация в виде последа" вательности импульсов тока инициирует генераторы 4 ЦМД, которые зарождают цилиндрические магнитные домены, поступающие по регистрам 5 ввода информации в позицию 20 переключателя 12 ввода ЦМД и далее, продвигаясь по позициям 20 и 22, в дополнительный регистр 11 вывода информации, откуда выводятся за пределы рабочей зоны кристалла. Если в шину 15 управления подать импульс тока, 1 ЩЦ, продвигаясь по позициям 20 и 21 переключателя ввода ЦМД, попадают в регистр 3 хранения...

Номер патента: 1325562

Опубликовано: 23.07.1987

Авторы: Андреев, Ивон, Ткаченко, Черненко

МПК: G11C 11/34

Метки: памяти, ячейка

...2 и 3 записи и электроды 4 и 5 считывания. На подложку 1 и электроды 2 - 5 нанесен слой 6 полупроводникового стекла. Расстояние между электродами 2 и 3 записи не ме - нее чем на порядок больше расстояния между электродами 2,4 и 3,5. Расстояния между электродами 2,4 и 3,5 одинаковы.20Ячейка работает следующим образом, Запись и стирание информации осуществляется одновременной подачей разнополярных импульсов напряжения с одинаковой длительностью и амплиту дой на электроды 2 и 3 записи. Для считывания информации используются электроды 2 и 4 или 3 и 5. В исход - ном состоянии сопротивление стекла между электродами 2-5 велико, При за О писи между электродами 2 и 3 записи и ближайшим электродом 4 считывания формируется низкоомный...

Номер патента: 1325563

Опубликовано: 23.07.1987

Авторы: Безбородников, Контарев, Пастон, Фурсин, Щетинин

МПК: G11C 11/40

Метки: памяти, элемента

...окон под контакты и формирования металлизации.После изготовления в исходной монокристаллической рподложке 4 вер 55тикальных областей 10 из диэлектрика(операция а) изготавливают разряднуюи-область 3 легированием поверхностиподложки примесью второго типа проводимости без применения фотошаблона. Ширину области 10-1 диэлектрика выбирают меньшей ширины области 10-2 диэлектрика, Термообработку проводят так, чтобы и-область 3 сомкнулась под областью 10-1 изолирующего слоя и не сомкнулась под областью .10-2 изолирующего слоя, Базу 8 и-р-и- транзисторов изготавливают с помощью легирования примеси первого типа проводимости, причем легирование проводят по всей поверхности подложки без применения фотошаблона (операция 6).После этого с помощью...

Номер патента: 1325568

Опубликовано: 23.07.1987

Авторы: Дворецкий, Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...счет уменьшения разрядности контрольного оборудования,На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит контролируе"мые блоки 1 постоянной памяти, сумматоры 2 по модулю два, сумматор 3,счетчик 4, блок 5 сравнения и регистр 6Устройство работает следующим образом.При подаче на входы блоков 1 памяти последовательно изменяемого кодаадреса и импульса запроса информаци- .онные слова с выходов каждого из блоков памяти поступают на соответствующие входы сумматоров 2 по модулю два.На выходах сумматоров 2 формируетсясумма по модулю два считанной из блоков памяти информации, разрядностькоторой равна разрядности информационного слова, Суммы по модулю дваподаются на входы сумматора 3. Единицы переполнения при...

Номер патента: 1327183

Опубликовано: 30.07.1987

Авторы: Захарян, Красовский, Кузнецов, Леонтьев, Раев, Шотов

МПК: G11C 11/14

Метки: данных, доменной, памяти, преобразования, формата

...устройства и соединены с соответствующими входами данных блоков 1 памяти на ЦМД, буферный регистр 15, входы первой группы которого являются входами данных второй группы устройства и соединены с шинами 16 ввода данных, входы второй группы соецинены с выходами элемента И 12, первым выходом мультиплексора 11, выходом элемента И 17 и шиной 18 запроса передачи данных, а выходы являются выходами второй группы устройства и соединены с соответствующими шинами 19 вывода данных, прйчем последний выход соединен с первым входом элемента И 13, третий счетчик 20, счетный вход которого соединен с выходом элемента И 12, а выход - с входом установки единицы триггера 21, шина 22 подтверждения передачи, соединенная с входом установки нуля триггера 21...

Номер патента: 1327185

Опубликовано: 30.07.1987

Автор: Смолянский

МПК: G11C 11/40

Метки: памяти, ячейка

...не начали заряжаться, Такое ограничение может быть достигнутокак ограничением тока обратного рассасывания, так и ограничением длительности импульса 23, Так как после окон.чания. действия импульса 23 емкости16, 17 не заряжены, очередной импульс22 в соответствии с формулой (1) включает р-и-р-и-структуру 1-4 и состояние н 1 н сохраняется,В состоянии "0" импульс 22 не включает р-и-р-п-структуру ввиду того,что амплитуда напряжения включениябольше амплитуды импульса 22, Например если амплитуда импульса 22 ран=на 2 В, а амплитуда импульса 23 равнаЗВ, то в соответствии с (1), пренебрегая некоторым разрядом 16, 17 вслед.стние утечек (см. фиг,5) импульсноенапряжение включения близко к ЗВ иимпульс 22 не включает р-и-р-и-структуру, Импульс 23,...

Номер патента: 1327186

Опубликовано: 30.07.1987

Автор: Смолянский

МПК: G11C 11/40

Метки: памяти, регистра, сдвига, ячейка

...прекращается и ячейка переводится в режим ожидания. В случае, если шина 31 подсоединена к источнику с нулевым потенциалом. уровень помехоустойчивости по входу 38 це превышает величины порядка 0,5 В. Таковы же уровни помехоустойчивости по входам "1" каждого тиристора в устройстве. Для повышения помехоустойчивости потенциал шины 31 может быть выбран положительным. Однако при подаче импульса на вход 38 емкости эмиттерцого и коллекторцого р-и-переходов основной структуры (р-и-р-п) разРяжаются не до нуля, как ранее, а до некоторого потенциала положительной полярности.Введение областей б, соединенных через резисторы с шиной 32 положительного потенциала, позволяет после к пульсов включающих р-и-р-п-структуру (4, 10, 11, 12), или после...

Номер патента: 1327187

Опубликовано: 30.07.1987

Авторы: Зуб, Прокофьев, Сирота

МПК: G11C 11/40

Метки: памяти, ячейка

...40 сумму максимального уровня напряжения логического "0" в узле 11 и порогового напряжения транзистора 2, но бьггь меньше суммы минимального уровня напряжения логической 1 в 45 узле 11 и порогового напряжения транзистора 2, т.е. низкий уровень напряжения на шине 10 должен быть таким, чтобы транзистор 2 был закрытым при хранении в ячейке напряжения логической " 1" и был открытым при хранении логического О, Хранение напряжения логической 1 в узле 12 обеспечивается компенсирующим резистором 4, через который происходит подразряд от источника питания для компенсации токов утечки. Транзистор 1 при этом открыт, Узел 11 подключен через него к источнику питания, что обеспечивает в этом узле напряжение логической "1". При хранении напряжения...

Номер патента: 1328820

Опубликовано: 07.08.1987

Авторы: Ефимов, Зарецкий, Костюченко, Мазаник

МПК: G06F 12/00

Метки: адресации, памяти

...49 и 50 исходныекоды адреса и сдвига (то же будет,если идет обращение не к объединенно- Юму массиву) на выходы 26 и 27.Еслиадрес обращения находится во второммассиве из тех, которые выделеныи объединены, то на выходе 27,26 выдяются коды начала второго массива 15с регистра 34 и сдвига во втором массиве с сумматора 47, равного разностиполного адреса обращения и адресаконца первого массива.Коммутатор 28 работает следующим 20образом. Сигнал запуска потенциального вида на входе 76 поступает наформирователь 68, с выхода которогоимпульсный сигнал устанавливает триггер 73 в "1" и запускает элемент 69задержки, выходные сигналы которогопо очереди открывают пары групп элементов И 70 блока. Коды объемов иадресов двух выбранных свободных массивов...

Номер патента: 1328880

Опубликовано: 07.08.1987

Авторы: Максимов, Османов, Петров

МПК: H02J 7/00

Метки: гарантированного, памяти, электронно-вычислительной, электропитания, элементов

...и доразряда напряжения аккумулятора,Устройство работает следующимобразом.Входное напряжение через стабилизатор 1 тока и через коммутатор 2подается на аккумулятор 4, Одновременно входное напряжение через коммутатор 2 подается на вход стабМпизатора 3 напряжения, с выхода которогонапряжение подается в нагрузку.В нормальном режиме эксплуатациипитание-нагрузки осуществляется отвходного питающего напряжения, а припропадании входного напряжения подключается аккумулятор, обеспечивающий питание нагрузки, В процессеэксплуатации счетчик 6 фиксирует суммарное время включения аккумуляторана разряд.После достижения суммарного времени разряда аккумулятора, контролируемого счетчика 6 ранее установленной величины срабатывает коммутатор2 и отключает...

Номер патента: 1330653

Опубликовано: 15.08.1987

Автор: Афанасьев

МПК: G11C 11/02

Метки: афанасьева, памяти, элемент

...памяти работает следующим образом.В выбранный кодовый провоД подается импульс опроса, при этом провод становится источником электромагнитного излучения с длиной волны Э . На расстоянии, меньшем/2 п действует ближнее поле, в котором отношение напряженности электрического поля Е к напряженности магнитного поля Н определяется параметрами источника и расстоянием ст него до рассматриваемой точки. При малом токе и высоком напряжении в источнике Е/Н377 Ом в ближнем поле преобладает электрическая составляющая, убывающая с расзстоянием со скоростью 1/г , тогда как ослабленная магнитная составляющая - со скоростью 1/г . Кроме того, магнитная составляющая ослаблена за счет конструктивного размещения кодовых проводов перпендикулярно...

Номер патента: 1332385

Опубликовано: 23.08.1987

Авторы: Конопелько, Приходько, Щетинин

МПК: G11C 29/00

Метки: памяти, постоянной

...работает следующим образом.При считывании сигналы информационных 3 и проверочных 2 разрядовс блока постоянной памяти (не показан) поступают на селектор 4 и блок1 кодирования, на выходах 8 которогообразуются контрольные соотношенияС применяемого кода (фиг,2).Наряду с этим в зависимости отсигнала на входе 5 селектор 4 выделяет на свои выходы 12 считываемуюинформацию первого байта (разрядыа, ) или второго байта (разрядыа ц), которая поступает на входыпервой группы блока 13 мажоритарныхэлементов и входы второй группы первого 9 и второго 11 формирователейчетности. На входы 8 первой группы2385 1 О 15 20 2530 35 40 45 50 55 блока 9 поступают сигналы с выходовблока 1 (С . для кода Фиг.2), а навходы 10 первой группы блока 11сигналы с...

Номер патента: 1334179

Опубликовано: 30.08.1987

Автор: Фурсин

МПК: G11C 11/40

Метки: памяти, ячейка

...Проектная, 4 1 13Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении многофункциональных запоминающих устройств.Цель изобретения - упрощение ячейки памяти.На чертеже изображена электрическая схема ячейки памяти.Ячейка памяти содержит нагрузочный резистор 1, вход 2, выход 3, шину 4 нулевого потенциала, шину 5 питания, токозадающий р-п-.р-транзистор 6 и переключающие и-р-и-транзисторы 7 и 8. Вход 2 соединен с базой транзистора 6, эмиттер которого соединен с тцитгой 5 тт(тания, Змиттер транзистора l соединен через нагрузочный резистор 1 с шиной 4 нулевого потенциала, Выход 3 соединен с коллектором транзистора 8, база и эмиттер которого соединены соответственно с базой и эмиттером транзистора...

Номер патента: 1336104

Опубликовано: 07.09.1987

Авторы: Клейменов, Кобыляков, Наумов

МПК: G11C 11/14

Метки: двухканальный, доменной, памяти, формирователь

...от источника 5 питания на его выходных выводах возникает ЭДС противоиндукции. Величина этой ЭДС больше напряжения дополнитель 10 15 20 25 30 35 40 45 50 55 Формула изобретения 1. Двухканальный формирователь тока для доменной памяти, каждый канал которого содержит два последовательно соединенных управляемых ключа, управляющие входы которых являются входами разрешения записи формирователя тока, выход одного ключа соединен с источником питания отриного источника 22 питания на величину открывания диода 14 рекуперации энергии и падения напряжения на открытом ключе 18.В источнике магнитного поля вращения микросхемы формируется спадающий сигнал, обусловленный разрядом энергии. Скорость изменения спадаюгцего сигнала характеризуется величиной...

Номер патента: 1336111

Опубликовано: 07.09.1987

Авторы: Бережной, Плотников, Садыгов, Селезнев

МПК: G11C 11/40

Метки: информации, мноп-элементе, памяти, хранения

...плоских зон МНОП-структуры становится более положительной. Приложенный к затвору МНОП-структуры отрицательный импульс напряжения вызовет уменьшение накопленного отрицательного заряда или положцтельного заряда. При этом величина потенциала плоских зон МНОП-структуры делается более отрицательной. Таким образом, в зависимости от полярности и амплитуды поляризующего импульса напряжения, предварительно поданного на затвор МНОП-структуры, величина потенциала плоских зон МНОП-структуры может принять разные значения. Два из крайних значений потенциала плоских зон принимается за положение окна переключения МНОП-структуры. В первом случае МНОП- структура находится в состоянии логической 1, а во втором случае - в состоянии логического 0. В...

Номер патента: 1336113

Опубликовано: 07.09.1987

Авторы: Моторин, Сизов, Теленков

МПК: G11C 11/40

Метки: памяти, элемент

...на стробирующие вхо-:.,ды 7 и 8 уровней "О" динамическиеинверторы 1 и 4 закрыты, а динамические инверторы 2 и Зоткрыты и хранятранее записанную информацию, При поступлении на вход 7 (8) уровня "1"открывается динамический инвертор 1(4) и закрывается динамйческий инвертор 2 (3), соответственно пропускаяна запись информацию, поступающую 40по первому (второму) информационному,входу 9 (10). При поступлении на прямой и инверсный стробирующие входы 15 и 17 уровней "1" и "О" соответственно МДП- транзисторы 12 и 14 открываются и разрешают прохождение поступающей по информационному входу 16 информации через МДП-транзисторы 11.и 1 3 соответственно.Формула изобретения1. Элемент памяти, содержащий первый инвертор и первый динамический инвертор,...

Номер патента: 1336117

Опубликовано: 07.09.1987

Авторы: Забегаев, Пешехонов, Стамболи, Шкондин

МПК: G11C 16/14, G11C 17/00, G11C 17/18 ...

Метки: информации, микросхем, памяти, стирания

...воздействия ультрафиолетового излучения намикросхемы РПЗУ приводит к увеличению их ресурса. 15На чертеже показана схема предлагаемого устройства,Устройство содержит источник 1ультрафиолетового излучения, .теневыешторки 2, электромагнитные приводы 3,20коммутатор 4, блок 5 контроля и индикации, микросхемы 6 памяти, адресные выходы 7, выходы 8 выборки микросхем и информационные входы 9 устройства, а также выходы 10 состояния 25микросхем,Блок контроля и индикации можетсодержать, например, генератор, блокуправления, счетчик адреса, счетчиквыбора микросхемы, схему анализа и 30фиксации состояния микросхем, блокииндикации адреса, информации, номераи состояния микросхем РПЗУ,Устройство работает следующим образом. 35После установки...

Номер патента: 1336121

Опубликовано: 07.09.1987

Авторы: Белов, Кленов, Ухарова

МПК: G11C 29/00

Метки: микросхем, памяти, постоянной, разбраковки

...элемент И 19 - подборзакончен.Рассмотрим работу устройства врежиме контроля микросхем, При этомв блоке 4 управления, элемент 27коммутации устанавливается в такоеположение, что элемент И 24 закрытпо управляющему входу, а элемент И25 открыт,Работа устройства в этом случаепроисходит аналогично за ичключениемтого, что проверка заканчивается заодин полный цикл.Микросхема с эталонной информацией устанавливается во второй блок3 контактов, а проверяемая - в пер"вый блок 2 контактов, В исходном положении счетчики 1 и 11 находятся внулевом состоянии, а триггеры 23 и17 - в единичном. На третий входустройства поступают тактовые импульсы. При подаче на вход 8 устройствасигнала сброса триггеры 23 и 17 устанавливаются в нулевое состояние иначинается...

Номер патента: 1336123

Опубликовано: 07.09.1987

Авторы: Блажевич, Новик

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...Вход данных имеет постоянноенулевое состояние во время первого цикла адресного перебора теста (режим чтения 1/запись 0) и постоянное единичное состояние во время второго цикла адресного перебора теста (режим ЧТЕНИЕ О/ ЗАПИСЬ 1). Во время действиячетырехтактного сигнала ЧТЕНИЕ в двух первых тактах имеет место запрет чтения, в третьем такте раз решение чтения, в четвертом вновь запрет чтения, и выходные сигналы контролируемого блока оперативной памяти в соответствии с ее таблицей состояний/переходов отличаются от 15 этих двух режимов (при запрете чтения - обычно высокоимпедансное состоя. ние, при разрешении чтения - соответствующая записанная ранее информация О/1). Поэтому будут выявлены 20 такие неисправности, которые привели бы к...

Номер патента: 1339654

Опубликовано: 23.09.1987

Автор: Карпенко

МПК: G11C 11/14

Метки: интегральных, магнитных, памяти, схем

...входом элемента 18 задержки, выхоц которого соединен спервым входом элемента И 25 и с входом элемента 19 задержки, выход которого соединен с первым входом элемента И 24, К-входом триггера 27 ис входом элемента 20 задержки, выходкоторого соединен с первым входомэлемента И 31 И-НЕ 26 и с входом элемента 21 задержки, выход которого соединен со счетным входом счетчика 29.Выход элемента И 24 является первымвыходом 11 блока 2 управления, выход элемента ИЛИ-НЕ 26 является четвертым выходом 14 блока 2 управлениявыход триггера 27 является третьимвыходом 13 блока 2 управления,Блок 3 оперативной памяти предназначен для хранения текущих значений числа сбоев, выданных накопительными регистрами проверяемой магнитной интегральной микросхемы, Каждо -му...

Номер патента: 1339656

Опубликовано: 23.09.1987

Авторы: Дорош, Матвийкив, Юзевич

МПК: G11C 11/40

Метки: памяти, элемент

...проводящую область 3, которая 20образует перемычку, Третья проводящаяобласть 3 (перемычка). выполнена ввиде пленки иэ несмачивающего поверхность кремниевой подложки 1 материала, например легкоплавких припоев,индиевого припоя, а также других материалов, несмачивавающих кремниевуюподложку 1, нанесенных вакуумнымнапылением на поверхность кремниевойподложки 1. Область 3 электрически 30связана с Областями 2, которые изолированы друг от друга,Программирование осуществляетсяследующим образом,При подаче импульса тока плавкаяперемычка - область 3 переходит в жидкое состояние и за счет несмачиваемости поверхности кремниевой подложки 1 собирается на контактныхплощадках - областях 2, которые планкая перемычка (область 3)...

Номер патента: 1341683

Опубликовано: 30.09.1987

Авторы: Алумян, Ваганян, Момджян, Яковлев, Ямутов

МПК: G11C 29/00

Метки: памяти, постоянной

...15 и обеспечивает его блокировку.При этом результат контроля информации, считанной с проверяемого блока11, вырабатываемый на выходе блока12 и стробируемый импульсом с распределителя 8 синхроимпульсов, не поступает через элемент И 15 и элементИЛИ 5 на вход триггера 3. Следовательно, останова не происходит и устройство переходит к контролю по следующему адресу,Сигнал "0" считанный с блока 17,через элемент НЕ 16 поступает навход элемента И 5 и обеспечивает прохождение сигнала неисправности, выработанного блоком 2, через элементИ 15 и элемент ИЛИ 5 на вход триггера 3 устанавливая его в положение,блокирующее прохождение импульсовгенератора 1 через элемент И 4 в распределитель 8 синхроимпульсов. Происходит останов по...