Устройство для контроля блоков памяти

ОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 9/00 в 4 ИСАНИЕ ИЗОБРЕТЕН ЬСТВУ ВТОРСКОМУ СВИ пытательной аппаратуры для контроля блоков памяти, Целью изобретения является повышение быстродействия устройства. Устройство содержит счетчик адреса, блок управления, блок сравнения, первый коммутатор, Формирователи сигналов, блок эталонных;даннв 6 ц программируемый источник питания, а также введенные блок местного управления, регистр и второй коммутатор, Повышение быстродействия достигается путем обеспеченйя контроля многих блоков памяти, закрепляемых в контактной плате, снабженной датчиками сигнала наличия контролируемого блока памяти. 3 ил. Жй о СССР1979.ь, 1982 ЛЯ БЛОК к вычисбыть при- рольно-ис УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ 3(54) УСТРОЙСТВО ДПЯ КОНТПАМЯТИ(57) Изобретение относитлительной технике и можеменено при разработке ко 275549 А 11275549 55 Изобретение относится к вычислительной технике и может быть применено при создании контрольно-испытательной аппаратуры для контроля блоков памяти. Целью изобретения яляется повыше ние быстродействия устройства.На фиг.1 представлена Функциональная схема предложенного устройства;на фиг.2 и 3 - функциональные схемыблока управления и одного канала блока местного управления соответствен-но, варианты выполнения,Предложенное устройство содержит(фиг; 1) счетчик 1 адреса, блок 2 управления, блок 3 эталонных данных,первый коммутатор 4, блок 5 сравнения, формирователи 6 сигналов, второйкоммутатор 7, блок 8 местного управ ления, кроме того контактную плату 9с датчиками 10 сигнала наличия кон"тролируемого блока памяти, программируемый источник 11 питания и регистр12. Блок 2 управления содержит (фиг.2)накопитель 13 программ контроля, пульт14 управления, счетчик 15 циклов и генератор 16 управляющих сигналов,В каждом канале, предназначенном для контроля одного блока памяти, блока 8местного управления, содержится.Число каналов в блоке 8 соответствует числу контролируемых блоков памяти, размещаемых одновременно в контактной плате 9.Устройство работает следующим образом,Блок 2 содержит программы .с набором команд, определяющих контрольрлока памяти в режиме циклическогоперебора тестовых последовательностей и модификаций напряжений питания,В накопитель 13 (Фиг,2) с пульта 14записывается программа контроля, На -копитель 13 в зависимости от сигналов, поступающих иэ генератора 16,выдает сигналы на блок 13, блок 5,источник 11 питания и регистр 12. Генератор .16 управляет работой коммутатора 4, Формирует сигналы обмена сконтролируемыми блоками памяти. Счетчик 15 по сигналам из накопителя 13выдает на генератор 16 разрешениена смену режима реализуемого теста.Счетчик 1 (Фиг.1) по командам блока2 формирует адреса, по которым записываются или с,которых считываютсяданные,Блок 3 по командам блока 2 формирует записываемые и эталонные данные5 в режиме чтения. Блок 5 осуществляетсравнение считываемой информации сэталонными данными по соответствующим сигналам блока 2.1На управляющие входы блока 5 поступает эталонная информация из блока 3 в режиме считывания,На выходах блока 5 Формируется,сигнал в случае несовпадения эталон- .ных данных с данными, соответствующими контролируемому блоку памятииз группы параллельно тестируемыхблоков памяти.Сигнал несОответствий с выходовблока 5 передается в блок 8.Повышение быстродействия устройства достигается эа счет обеспечениявоэможности параллельного контроля. с конвейерной организацией тестирования блоков памяти, Предварительнов регистр 12, который является общимдля всех каналов блока 8, по сигналамиз накопителя 13 заносится информация о количестве тестов, составляющихтестовую программу проверки блока памяти. В начальный момент содержимоерегистра 12 заносится в счетчик 17,По мере загрузки проверяемых блоков памяти в контактирующие приспособления платы 9 соответствующимидатчиками 10 формируются сигналы нулевого уровня, которые поступают всоответствующие каналы блока 8, наустановочные входы счетчиков 17 итриггеров 20.В процессе прохождения тестовойпрограммы контроля осуществляетсяодновременное уменьшение на единицусостояний счетчиков 17 по сигналамс блока 2 или до конца прохождения фф тестовой программы контроля -в случаеблагоприятного исхода тестирования,или до появления сигнала несоответствия с выхода блока 5 по какому-либо каналу. В последнем случае счет- О чик 17 соответствующего канала фик"сирует номер тестовой последователь"ности, на котором произошел сбой илиотказ в контролируемом блоке памяти,и на выходе триггера 20 вырабатывается сигнал, который поступает на соответствующий вход коммутатора 7, врезультате происходит отключение шин адреса, данных управления и питания1275549 Риг. 1 эт соответствующего контактирующего приспособления платы 9 и тем самым обеспечивается корректный съем бракованного блока памяти. После установления нового блока памяти в плату 9 процесс тестирования его начнется синхронно с началом тестовой последовательности для всех других блоков памяти в плате 9. Таким образом осуществляется конвейерная организация 1 тестирования блоков памяти.Такая органиэация тестирования блоков памяти может дать существенный выигрыш во времени контроля, так как время прохождения всей тестовой 15 программы весьма значительно (десятки-сотни секунд) по сравнению с временем съема и установки отдельного блока памяти. 20формула изобретения Устройство для контроля блоков памяти, содержащее счетчик адреса, блок сравнения, блок эталонных данных,первый коммутатор, формирователи сигналов, программируемый источник питания и блок управления, одни иэ выходов которого соединены соответственно с входами счетчика адреса, с вхо дами блока эталонных данных, с входами программируемого источника питания,с управляющим входом блока сравненияи с управляющим входом первого коммутатора, одни из входов которого подключены к выходам счетчика адреса,а выходы - к одним из входов формирователей сигналов, одни иэ выходовкоторых соединены с одними из входовблока сравнения, другие входы которо"го и другие входы первого коммутатора подключены к выходам блока эталонных данных, причем другие входыформирователей сигналов являютсявходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введенывторой коммутатор, регистр и блокместного управления, выходы которогосоединены с одними иэ входов второгокоммутатора, а одни из входов - соответственно с выходами регистра ис выходами блока сравнения, причемвходы регистра и другие входы блокаместного управления подключены к другим выходам блока управления, другиевходы второго коммутатора соединенысоответственно с выходами формирователей сигналов и с выходами программируемого источника питания, выходывторого коммутатора являются выходами устройства, управляющими входами,которого являются управляющие входыблока местного управления1275549 р М.По е актор Л.Гратил Заказ 6569/4 НИ Проиэводственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 оставитель Т.Зайцеваехред П.Олейник Ко- Г Тираж 543 По ИПИ Государственного комитета по делам иэобретений и открыт 035, Москва, Ж, Раушская н писноеСССРйб д.4/5