Патенты с меткой «памяти»

Номер патента: 972602

Опубликовано: 07.11.1982

Авторы: Вайзман, Гущенсков, Ковалев

МПК: G11C 29/00

Метки: блоков, памяти

...соответственно щ = 2 к илиищ = 4 к.С помощью - таких устройствможно контролировать и-разрядныйблок памяти.)"разрядное устройство для контроля блоков памяти при контроле щразрядной памяти может находиться водной из следующих позиций: первой,щвторойра - ой,Устройство для контроля блоков памяти может работать в режиме генерации синдромов и в режиме генерации контрольных разрядов, являющихся результатом суммирования по модулю два специальных групп информационных разрядов слова данных.Для получения, синдромов каждыйвыбранный из блоков памяти контрольный разряд, подаваемый по соответствующему входу 16 устройства, сравнивается путем сложения по модулю двас соответствующим контрольным разрядом, сформированным для выбранныхиз блока памяти...

Номер патента: 974410

Опубликовано: 15.11.1982

Авторы: Поваляев, Хуринов

МПК: G11C 29/00, G11C 7/24

Метки: блоков, воспроизведения, записи, информации, коррекцией, оперативной, ошибки, памяти

...различным путем. Обору дование генератора, задействованное для генерации битов 50, 51, 52, 53, 54, 5, 56, 57 при прямой подаче информации и кода Хэмминга на вход генератора, генерирует соответственно биты 54, 55, 56 57, 50, 51 52, 53.при подаче той же информации и кода Хэмминга с кольцевым сдвигом.Результаты обеих генераций должны совпадать, если соответствуюшее оборудование функционирует правильно.Сравнение результата генераций осуществляется в блоке сравнения синдромов 13. Скорректированная информация, записанная в регистр 19, поступает иа первый вход контрольной схемы сравнения 16. На третий вход через селектор 15 поступает скорректированный побайтный паритет сообщения. На второй вход через второй элемент И 10 из регистра 1...

Номер патента: 978328

Опубликовано: 30.11.1982

Авторы: Баринов, Ковалдин, Королев, Парменов, Шевяков

МПК: H03K 3/286

Метки: памяти, элемент

...6 практически отсутствует, так как напряжение на диоде равно напряжению между коллектором и эмиттером насышенного транзистора 3 и меньше граничного напряжения отпирания диода Шоттки Мщ . Таким образом, практически весь ток считывания 1 Ф из шины 10 протекает через на/сышенныа транзистор 3, а ток считывания 1 из шины 9 распределяется между транзистором 4, работающим в нормальном активном режиме, и открытым диодом 5, Полезный сигнал считывания (разность потенциалов на шинах) вознихает за счет разности токов эмиттеров диодов р -и-р транзисторов и равен полезный сигнал считывания(разность потенциалов на шинах 9 и 10)темпе ратурный потенциал;нормальный коэффициент усиления. по току и- р- и транзисторов в схеме включения с обшей...

Номер патента: 980159

Опубликовано: 07.12.1982

Авторы: Сильченко, Стогний

МПК: G11C 8/12

Метки: выбора, зон, памяти, свободных

...выхода блока 5 поступает на вход первого блока 4 и опрашивает состояние первого выхода первого регистра 32 накопителя 3. При наличии ф 1 на этом выходе, что соответствует свободному адресу, сигнал с выхода элемента И 11 по сигналу ффПускф устанавливает через элемент И 13 в 1 триггера 16 и одновременно запрещает через элемент НЕ 15 прохождение пускового импульса через элемент И 12 на вход второго блока 4По тактовому импульсу Т 2 сигнал с выхода триггера 16 через элемент И 14 поступает на вход шифратора 6 и на вход элемента ИЛИ 7. На выходе 10 шифратора 6 получают адрес свободной зоны памяти, который поступает в процессор. Одновременно устанавливается в 1 триггер 17, нулевой потенциал с инверсного выхода которого блокирует вход элемента И...

Номер патента: 980165

Опубликовано: 07.12.1982

Авторы: Конопелько, Сухопаров

МПК: G11C 29/00

Метки: дефектных, запоминающее, коррекцией, памяти, элементов

...записи информации на соответствующие шины устройства подаются сигналы разрешениязаписи 11, записи 12 и управления 13.При этом происходит возбуждение шиндешифраторов 3 и 4 в соответствиис кодом адреса опрашиваемого элемента 2 памяти матрицы 1. Возбужденнаяшина дешифратора 3 подключает элементы 2 памяти матрицы 1 выбранного слова к разрядным шинам 10. Одновременнопроисходит сравнение входного адресаопрашиваемого разряда, поступающегона входы 15 с информацией о дефектных разрядах, содержащейся в матрице 16,Если опрашивается исправный основной разряд матрицы 1, управляемыйэлементами И 7, то на выходах 18матрицы 16 появляются нулевые сигналыкоторые устанавливают на выходе эле-"мента ИЛИ-НЕ 19 единичный сигнал,а на выходах 21 элементов И 20...

Номер патента: 980166

Опубликовано: 07.12.1982

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: оперативной, памяти

.... счетчика 9 подсчитывают заполнение 2 разрядов счетчика 9. Триггер 10 сигналом с инверсного выхода блокирует Формирование счетной "единицы". в счетчик строк Формирователя 1, а сигналом с прямого выхода разрешает Формирование счетной "единицы" (по ВИ 1) в счетчик столбцов формирова" теля 1. Контролируемый адрес сохраняется в Формирователе 1 в течениевремени между сигналами ВИЗ и ВИ 1,а обращение к накопителю осуществляется между сигналами ВИ 1 и ВИЗ, что5исключает обращение к контролируемой ячейке памяти. При полном переборе адресов столбцов ячеек памятипроисходит заполнение Г разрядовсчетчика 9, что приводит к формированию сигнала на втором выходе де 10 шифратора 11, действие которого описано выше. В период...

Номер патента: 982081

Опубликовано: 15.12.1982

Авторы: Бандаков, Батрак, Букин, Васильев, Колчанов, Лубрик, Мясоедов

МПК: G11C 11/401, G11C 11/406, G11C 7/08 ...

Метки: блоках, динамической, информации, памяти, регенерацией

...подается на 1-е атроку блока10.1 динамической памяти 3, затем поего окончании - на 1-ю строку блока10.2 динамической памяти 3 и т,д,до блока 10 п, Затем вырабатываетсяимпульс регенерации 2-й строки дляблока 10. динамической памяти 3,блока 10.2 динамической памяти 3 ит.д. пока не пройдет регенерацияинформации по всем строкам всех иблоков динамической памяти 3.Устройство работает следующим образомРаспределитель 5 на каждом из ивыходов вырабатывает импульсы непрерывной последовательности, причемимпульс на очередном выходе появляется после окончания импульса напредыдущем выходе. Импульс с первого выхода распределителя 5, поступает на второй вход блока 7 запросовблока формирования адреса регенерации 2.1.Если на входы дешифратора 4 выбо,ра...

Номер патента: 982082

Опубликовано: 15.12.1982

Авторы: Мещанов, Телицын

МПК: G11C 11/407

Метки: динамической, информации, памяти, считывания

...входов схемы включения усилителей считывания к вторым концамсловарных шин опорных элементов. Такоеподключение автоматически делаетзадержку вклюцения схемы включенияусилителей считывания равнойвремени распространения сигнала по словарной шине,словарной шины опорных элементов, а выход соединен с: входами управления усилителей считывания.Перед началом считывания устройство выводится в исходное состояние. При этом включен блок предзаряда, й через входы предзаряда разрядные шины заряжаются до одинакового уровня напряжения, в опорных элементах устанавливается опорный уровень напряжения, и ключи дешифратора строк приводятся в открытое состояние. После этого блок предзаряда выключается включается дешифратор строк, и все ключи дешифратора...

Номер патента: 982089

Опубликовано: 15.12.1982

Авторы: Верстаков, Крыликов, Преснухин

МПК: G11C 11/34

Метки: динамических, запоминающее, оперативное, памяти, элементах

...группы соединен с вто 89 4рым входом блока управления, первымвходом элемента И первой группы и втоым входом элемента И третьей группы,ыход второго триггера третьей группыподключен к третьему входу блока управления и вторым входам элементов Ипервой и второй групп, управляющие входы триггеров одноименных групп объединены и подключены соответственно кшестому, седьмому и восьмому выходамблока управления, девятый выход которого соединен с информационным входомодного из триггеров первой группы, информационные входы первых триггеровдругих групп являются входами устройства,На фиг. 1 изображена структурная схема ОЗУ на динамических элементах памяти; на. фиг, 2 - часть схемы на фиг. 3.(раскрыта структура блока управления),Устройство содержит...

Номер патента: 982097

Опубликовано: 15.12.1982

Авторы: Закиров, Латыпов, Матвеев, Чирухин

МПК: G11C 29/00

Метки: блоков, памяти, постоянных

...которой нодключены к выходам 5 счетчика 2, а выходк "входу 20 разрешения чтения эталон ного блока памяти, единичный выход 4нулевого разряда счетчика 2 подключенк входу 21 разрешения сравнения блока15 сравнения.Устройство работает следующим образом,Перед началом контроля проверяемогоблока 18 производится запись информации, соответствующей проверяемому блоку, в эталонный блок 13, если в качестве такого блока используется оперативное запоминаюшее устройство. Записьинформации производится с помощью управляющей ЭВМ. Она возможна также слюбого другого стандартного устройстваввода и, наконец, с аналогичного проверяемому постояшлого блока памяти, предварительно прошедшего проверку и принятого, таким образом, за эталонный.После окончания записи...

Номер патента: 982100

Опубликовано: 15.12.1982

Авторы: Батырев, Нуров, Павлов, Пасенков, Черенков

МПК: G11C 29/00

Метки: памяти

...зт блока 3 управления генератор, случайных чисел вырабатывает независимые простейщие случайные потоки двоичных сигналов со средним зна 50 чением щ и среднеквадратическим отклонением 0, Тактовая частота генера.тора 1 соответствует рабочей частоте контролируемого полупроводникового ОЗУ, Экспоненциальное распределефф ние простейиих случайных потоковнаиболее близко соответствует характеру распределения информационныхпотокбв в реальных условиях работы ОЗУ,5. -9821Далее случайные потоки двоичных: сигналов поступают на блок 2, который по команде с блока 3 управления, в зависимости от типа контролируемого ОЗУ, организует временные задержки по каждому каналу для Формирова; ния требуемой временной диаграммы контроля. Крома того, блок 2 реализует...

Номер патента: 983754

Опубликовано: 23.12.1982

Авторы: Адилов, Азимходжаев

МПК: G11C 11/34

Метки: памяти, элемент

...- 8-10 мкм) изолирующим слоем 5 из слюдяной пластинки,перпендикулярно расположенный относительно электродов 2, полученныйкатодным распылением платины на поверхность слюдяной пластины 5 (фиг.1).На однороднополупрозрачную металлическую пластину, которая являетсятретьим электродом 4, над электродом. сток 2 наклеивают специальным клеемсветонепропускающую диэлектрическуюпластину - полоску из непрозрачнойслюды шириной 1 500 мкм, котораяявляется дополнительным изолирующимслоем б,Аналогичные результаты дает и дру"гой вариант исполнения, заключающийсяв образовании более толстого светонепропускающего слоя из платины (ширинойЙ500 мкм),30Принцип-работы предлагаемого элемента памяти заключается в следующем.На входы 11 и 12 элемента памяти,равномерно...

Номер патента: 983757

Опубликовано: 23.12.1982

Авторы: Дудалев, Колосков, Шебеко

МПК: G11C 29/00

Метки: памяти

...третий 15 коммутаторы, выполненные программируемыми, Второй коммутатор 14 может быть выполнен, например в виде наборного поля,Устройство работает следующим образом.Входная информация со входов 3синхронно, с частотой, определяемой 35генератором 1 и счетчиком б, поступает через элементы И 2 в элементы 1 "памяти. Счетчик 5 и дешифратор 4обеспечивают последовательное;заполнение всех элементов 1 памяти. Считы вание каждого бита информации, поступающей в заданный разряд каждогозаранее заданного элемента 1 памяти,производится с помощью регистра 8.При этом номер разряда, который следует считывать из элементов 1 памяти, устанавливается с помощью программируемого коммутатора 14. Импульсыс выходом дешифраторов 11 или 4, открывая для записи...

Номер патента: 985830

Опубликовано: 30.12.1982

Авторы: Цуканов, Энтин

МПК: G11C 29/00

Метки: оперативной, памяти

...информационных разрядов 18 коммутаторе 9. Блок 8 формирует контрольный код четности, который В пря" один из контрольных разрядов 17коммутатора 9,Далее работу устройства удобно рассматривать В двух режимах,ПВРВый режим,.Если в коде Входной информации количество нулей не превышает полови ны дЛины слова, то дешифратор 7 вы" дает по инверсному выходу управляю" щий сигнал на другие Входы коммутатора 9, который пропускает Входную и контрольную информации в прямом коде через выходы 26 в оперативную па" мять 21,. где она записывается в прямом коде, Кроме того, по выходам 26 в оперативную память 21 поступает.еди"5 985ничная информация с инверсного выходадешифратора 7.При считывании информации из опе"ративной памяти 21 поступает на регистр 1,...

Номер патента: 985831

Опубликовано: 30.12.1982

Авторы: Друз, Савин, Солнцев

МПК: G11C 29/00

Метки: памяти

...сумматора 30 для первогобайта с числом О) . Значение суммы поступает в регистр 31. Запись информации в регистр 31 производится им" пульсом, который формируется форми" рователем 25 по заднему Фронту сигнала сопровождения информации. С выхода регистра 31 код суммы подается навходы сумматора 30 для суммированияего со следующим байтом информации,на входы элементов И ф, которыеработают только з режиме записи, ина входы коммутатора 17. При отсутствии ошибок каждый байт информациипоступает через элементы 35 задержки,открыты элементы ЗАПРЕТ 36 и элементы ИЛИ 2 М по выходам 8 на информационные входы блока 39 памяти. Записьинформации в блок 39 памяти произво"дится синхроимпульсами "Записать",которые поступают по входу 10 от канала, Информация...

Номер патента: 991427

Опубликовано: 23.01.1983

Авторы: Серов, Шутова

МПК: G06F 9/34

Метки: адресации, микро-эвм, памяти

...1 ф, выход его соединен с информационным входом второго триггера, выход которого соединен с третьим входом четвертого элемента И, первым входом второго элемента ИЛИ и информационным входом третьего триггера, выход которого соединен с вторым входом второго элемента ИЛИ и с вторьм входом третьего элемента И, вход сбро. са схемы соединен с первьм входом пер" вого элемента ИЛИ, второй и третий входы которого соединены с выходами третьего и четвертого элементов И, 65 Увеличение объема памяти достигается тем, что при обращении процессора за командой устройство вырабатывает сигнал Считывание команды, который позволяет ввести еще одну подсистему памяти для хранения программобъемом 65536 байт.Ба Фиг. 1 представлена структурнаясхема Устройства...

Номер патента: 991508

Опубликовано: 23.01.1983

Авторы: Баринов, Кимарский, Ковалдин, Кузовлев, Черняк

МПК: G11C 11/40

Метки: памяти, элемент

...сегментов созданы коллекторные области Пф-типа проводимОсти 14 и 15 а Скрытый слОЙ Являсфф" 3 р ется общим для двух сегментов и соединенадресной шиной 18. База одного . сегмента соединена с коллекторной областью другого и наоборот. Инжекторы соединены с разрядными шинами 17 и 18. 5 На коллекторных областях каждого сегмента сформированы высоколегированные поликремниевые области р -типа проводимости 19 и 20, причем поликремниевая область одного сегмента соединенас инжектором противоположного и наоборот. Области 19, 14, 12 и 20, 15, 13 образуют "паразитныеф р -М -р тран-ф эисторы .21 и 22 соответственно.Элемент памяти работает следующим образом. 45В режиме считывания информации равные токи считывания 10 вытекают иэ разрядных шин 17 и 18 в...

Номер патента: 991510

Опубликовано: 23.01.1983

Авторы: Козырь, Коледов, Петросян

МПК: G11C 17/00

Метки: запоминающий, модуль, памяти, постоянной

...и являются входами третьей группы запоминающего модуля, диоды форсирования исходного состоя ния, катоды которых объединены и являются входом запоминающего модуля, аноды диодов дешифрации и диодов форсирования исходного состояния подключены к анодам диодов развяэ ки групп, катоды которых в каждой секции объединены и являются выходами запоминающего модуля.На чертеже приведена электрическая схема предложенного Запоминающего модуля информационной емкостью 1024 (25 бх 4) бит.Запоминающий модуль .для постоянной памяти содержит матричный накопитель 1, разделенный на и секций, где е - разрядность двоичного саова (для случая, приведенного на чертеже, равна 4), с элементами связи на диодах 2, аноды которых подключены к разрядным шинам 3...

Номер патента: 991516

Опубликовано: 23.01.1983

Авторы: Гаврилов, Ленский, Товба

МПК: G11C 29/00

Метки: оперативной, памяти, полупроводниковой

...столбца, то к ячейкам строки блок 1 разрешает передачу на входы сумматоров 11 и 12 кода сосчетчика 2 или через элементы И 9 или через элементы И 10.При Формировании третьего и чет-. вертого тестов передача кода через элементы И 10. запрещается, При обращении к тестируемой ячейке блок 1 запрещает. передачу кода,со счетчика 2 через элементы И 9 и 10 на входы сумматоров 11 и.12, устанавливая на этих входах код, состоящий из всех нулей. На адресные выходы устройства при этом передается код со счетчика 6. Для инвертирования кода адреса тестируемой ячейки блок 1 устанавливает на выходах элементов И 9,и 10 код, Состоящий из всех единиц, обеспечивая передачу на адресные выходы устройства инверсного кода состояниясчетчика 6.Для обеспечения...

Номер патента: 993237

Опубликовано: 30.01.1983

Авторы: Верига, Овсянников, Погодаев, Шевченко

МПК: G06F 3/04

Метки: внешними, оперативной, памяти, сопряжения, устройствами

...то микропрограмма устанавливает соответствующий код условия через управляющие шины 32 и узел 43 конца операцииввода-вывода, который поступает через 10шины 18 центрального процессора в процессор. По сигналу кода условия процессоР снимает инструкцию вводавывода с шин 18 и переходит к выборке и выполнению следующей инструкции, 5 Устройство после установки сигнала кода условия считывает ( запомненный ранее в локальной памяти 47 ) адрес прерванной микропрограммы иэ локальной памяти и заносит его в регистр54, как было описано выше, и прерванная (запросом на инструкцию ввода- вывода ) микропрограмма продолжается. В случае, когда канал (подканал)свободен, то микррпрограмма переходит к пункту 2;2 ) адрес внешнего устройства поступает из...

Номер патента: 997073

Опубликовано: 15.02.1983

Авторы: Гильбух, Кондрацкий

МПК: G09B 7/02

Метки: исследования, оперативной, памяти

...блок 8 формирует команду, по которой кинформации, содержащейся в указан- , в 5 ной ячейке памяти, приплюсовывавтся единица.Всякий раз при появлении на индикаторе б данного сигнала по указанному адресу прибавляется единица. Этопроисходит и при предъявле. - нии испытуемому любого другого сигнала с той лишь разницей, что сумми". рование осущестнляется в той ячейке памяти ОЗУ ", адрес которой соответствует предъявляемому сигналу.Одновременно с окончанием суммигрования происходит считывание информации из ячейки, в которую приплюсо,вана единица, и перезапись этой новой информации н блок эталонных ответов 2, При этом содержащаяся ранее в блоке 2 информация автоматически стирается. Следовательно, каждый раз после предъявления испытуемому одного...

Номер патента: 997099

Опубликовано: 15.02.1983

Автор: Савранский

МПК: G11C 11/34

Метки: памяти, элемент

...5 возможно использование различных халькогенидных и ванадиено-фосфатных полупроводниковых 20стекол. Резистивный слой 4, расположенный параллельно слою стеклообразного полупроводника 5, ныполняетсяиз материалов на основе ВаТ 10 или(ВФ 5 г) Т 10, например аОо эВа 09 Т(ОВ, 25Элемент памяти работает следующимобразом.На электроды 2 и 3 подается синусоидальное напряжение, которое создает падение напряжения на слое стеклообразного полупроводника 5 и,резистивном слое 4. Когда при температуреокружаюцей среды Т, (фиг. 3) наслое стеклообразного полупроводника 5падение напряжения равно пороговому 35напряжению ОВ, то элемент памятипереходит из нысокоомного состоянияв низкоомное (фиг. 4), При изменениитемпературы окружаюцей среды,...

Номер патента: 999054

Опубликовано: 23.02.1983

Авторы: Беляускас, Кирвайтис, Лукшис, Станисловайтене, Яфетас

МПК: G06F 9/36

Метки: адресации, оперативной, памяти

..."1и в зависимости от состояния триггера 10 на вход данных 3 поступает информация о состоянии триггера 10.Так как триггер 10 имеет определенный адрес, это позволяет рассматривать триггер как активную ячейку оперативной памяти, и обращаться к нему с помощью адресных инструкций, т.е. программным путем.Допустим, что триггер 10 блока 5 выборки находится в состоянии 0. Если адресная константа на входе 1 адреса из области адресов блоков 71 - 7, дешифратор 4 по двум старшим битам атой константы формирует единицу на одном из лервых трех выходов соответственно, Если единица была сформирована на первом выходе дешифратора 4, при наличии 1 на управляющем входе элемента И 6 выбирается блок 7, Выборка блоков 7 2 или 7 происходит по единичному...

Номер патента: 999108

Опубликовано: 23.02.1983

Авторы: Власенко, Мальцев, Масловский, Милошевский, Нагин, Тюлькин

МПК: G11C 11/40

Метки: информации, памяти, стирания, элементе

...велика, т.е.примерно равна Од, то. такой импульсприведет к сравнительно быстромууменьшению порогового напряжения отего исходного значения От ( 0 ) донекоторого значения О. (Ос), определяемого амплитудой импульса стирания Оср, но величина этого уменьшения Ь = О ("0") - О. мала (посравнению с ЬО. при меньших О) ине изменяется при дальнейшем увеличении времени стирания (фиг. 1, кривая.с О = О),Наличие же в предлагаемой формеимпульса стирания составляющих. самплитудой О (Ос обеспечивает больший сдвиг порогового напряжения Ы 3чем пРи О = Одскб(фиг. 1 кРивые сО , О , ОО ),Напротив, если амплитуда прямоугольного импульса стирания сравнительно мала, т.е, ОО щи, то вплотьдо определенного времени вообще непроизойдет изменения порогового...

Номер патента: 999109

Опубликовано: 23.02.1983

Авторы: Ермилов, Кулешов, Пилипович, Шматин

МПК: G11C 13/04

Метки: голографической, информации, памяти, преобразования

...выходами блока кодирования являютсявыходами устройства, введены блок Формирования константы и второй блоксуммирования, входы которого соединеныс вторыми входами блока кодированияи являются второй группой вхрдов устройства, выход второго блока суммиро- Ования соединен с вторым зходом блокасравнения, выход которого соединен спервым входом блока Формирования константы, второй вход которого являетсявходом устройства, выходы блока формирования константы соединены с входами блока кодирования и блока индексации.На чертеже представлена функциональная схема предлагаемого устройства,Устройство содержит второй 1 ипервый 2 блоки суммирования, блок 3кодирования, блок 4 сравнения, блок5.формирования константы и блок 6 индексации.Блок 4 сравнения -...

Номер патента: 999110

Опубликовано: 23.02.1983

Авторы: Бикмухаметов, Тахаутдинова, Трусфус

МПК: G11C 15/00, G11C 7/00

Метки: ассоциативной, информации, памяти, считывания

...ответа. Одноименные элементы И 2, И 3 и ИЛИобразуют соответствующий элемент цепи очередности.Устройство работает следующим образом.После опроса ассоциативной памятисигналы с выходов ячеек памяти, содержимое которых удовлетворяет критерию поиска, устанавливают по входам 13 соответствующие триггеры 1 вединичное состояние, Сигнал установки по входу 11 подготавливает работуустройства, переводя первый триггер 6и триггер 12 через элемент ИЛИ 11 вединичное состояние, а остальныетриггеры 6 - в нулевое состояние.Сигнал запроса с выхода генератора 9 тактовых импульсов проходит через открытый элемент И 10 и поступает на входы элементов И 7 и нулевой вход триггера 12, который сбрасывается в нулевое состояние и запирает элемент И 10, Далее...

Номер патента: 999115

Опубликовано: 23.02.1983

Авторы: Евстафьев, Твеленев, Фомин, Швалев

МПК: G11C 29/00

Метки: блоках, защиты, информации, отключении, памяти, питания

...в устройство для защиты информации в блоках памяти при отключениипитания введен нелинейный элемент,один вывод которого соединен с выходом резервного источника питания,а другой - с входом первого формирователя выходных сигналов,На чертеже изображена функциональная схема предлагаемого устройствадля защиты информации в блоках памяти при отключении питания, 26Устройство содержит резервный источник 1 питания, переключатель 2,формирователь 3 сигналов блокировки,управляющие входы 4, предназначенныедля подачи сигнала "Выбор микросхемы",Бвход 5 внешнего источника питания,формирователь б сигналов разблокировки, первый 7 и второй 8 триггеры,первый 9 и второй 10 элементы ИЛИ-НЕ,первый 1 1 и второй 12 формирователи 56выходных сигналов, нелинейный...

Номер патента: 1001099

Опубликовано: 28.02.1983

Авторы: Беспалов, Будовский, Семенов

МПК: G06F 9/06

Метки: обращением, отладке, памяти, программ

...мс.дулю, вход которой является входом блока 9, выход узла 12 свертки подключен,к регистру 13 контрольных кодов, выходкоторого является выходом блока 9.Блок 6 элементов И содержит двегруппы элементов И 14 и 15, блок 7элементов И - две группы элементов И16 и 17,Первый вход элементов И группы 14 и первый вход элементов И группы 16 . являются соответственно первыми вхо дами блока 6 и 7 элементов И. Первый вход элементов И группы 15 и первый вход элементов И группы 17 является5 10010соответственно вторым входом блока 6элементов,И и третьим входом блока 7элементов И, Вторые входы элементов Игрупп 14 и 15 объединены и подключенык третьему входу блока 6. Вторые входы 5схем И групп 16 и 17 подключены квторому входу блока 7. Входы элементовИ,...

Номер патента: 1001153

Опубликовано: 28.02.1983

Авторы: Балашов, Васильев, Мокроусов, Ракчеев, Стреналюк

МПК: G09B 9/00

Метки: зрительной, оператора, памяти, тренировки

...состоящую иэ корпуса 1 и крышки 2, на внутренней стороне корпуса выполнены гнезда 3, ниша с крышкой для ба" тарейки 4, управляющий ключ 5, сигнальная лампочка 6, фишки 7, внутри которых расположен вдоль продольной оси магнит 8. Под гнездами 3 Распо" ложено средство 9 намагничивания, выполненное в виде вилки иэ ферромагнитного материала с обмоткой 10 (фиг. 2). Цепь постоянного тока (фиг. 3) имеет сир альную лампочку для контроля работь стройства. Фишки фиг,б ) предусматриваются двух типовФишки одного типа имеют изображения стрелок, параллельное оси маг" нита. Фишки другого типа имеют изобра жение стрелок, перпендикулярное оси мат нита.Устройство работает следукщим образом.Экспериментатор предлагает,испытуемому запомнить определенную...

Номер патента: 1001180

Опубликовано: 28.02.1983

Авторы: Федорцов, Шуть

МПК: G11C 29/00

Метки: памяти

...между ячейками памяти, относящимися к одному К - разрядному числу машинному слову) или иначе, ячейками, имеющими общий адрес (фиг. 2). Строки таблицы 1 содержат.Ф -разрядные двоичные коды чисел от 0 до К, где Ф= ООК. Строки таблицы 2 инвертированы по отношению к строкам таблицы 1Тест заключается в последовательной записи по каждому адресу памяти двоичных К-разрядных кодов, составляющих столбцы таблиц 1 и 2, Так,двоичный код первого столбца таблицы 1 проверяет наличие параэитного влияния нечетных разрядов(1,3,5 и т,д.)на четные0,2,4 и т.д.). Если междупервой и второй ячейками памяти одного К-разрядного слова (числа) будетзамыкание, то при первой проверкезаписи,первого столбца) во вторуюячейку запишется ложная единица,Столбцы таблиц...