Патенты с меткой «памяти»

Номер патента: 1345264

Опубликовано: 15.10.1987

Автор: Шкадин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...прямой и инверсный"шахматный" коды в блок памяти 15.ИнФормация с выхода блока памяти 15сравнивается с входной с помощью блока сравнения 9, которая стробируется импульсами с выхода формирователя импульсов 14, Одновременно состробирующим импульсам появляется импульс на выходе совпадения блокасравнения 9 при равенстве входной ивыходной информации или импульс навыходе несовпадения в противном случае. При правильной записи импульс свыхода совпадения блока сравнения 9 устанавливает триггер по Б-входу вединичное состояние, тем самым раз решая переход на контроль схемы памяти по следующему адресу. Если записьпроизведена неверно, импульсом свыхода несовпадения обнуляется триггер 11 по К-входу, запрещая сменуадресного када для,блока памяти 15,и...

Номер патента: 1348843

Опубликовано: 30.10.1987

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 13/16

Метки: группой, памяти, процессора, сопряжения, устройств

...содержимое35которого определяет выбираемый дешифратором 14 раздел 4 памяти и разрешенный вид доступа запись и/или чтение к этому разделу. В случае, еслипроизошел запрещенный для данногораздела 4 памяти вид обращения, тона регистре 12 фиксируется номер раздела памяти, к которому производилось ошибочное обращение, а такжеустанавливается триггер 16 что позФ45воляет программе обслуживания ошибки обращения к каналу определить,вызван ли этот сбой аппаратурой либоошибкой программирования,При включении питания системы мини(микро)ЭВМ или при канальной уста 50новке в процессе работы процессор 2вырабатывает сигнал "Сброс", устанавливающий триггер 15 в нулевое состояние, что соответствует режиму работыустройства "Системный", В этом...

Номер патента: 1348912

Опубликовано: 30.10.1987

Авторы: Второв, Куканов, Соловьев

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...Если сбойслучайный, то по истечении 0,5-5 спосле сигнала "Запуск" устройство переходит к контролю по следующим адресам и разрядам блока 34 памяти,При контроле для определения области устойчивой работы блока 34 меняется напряжение питания на границах допустимых зон. При появлениисбоя регистр 7 фиксирует адрес, покоторому произошел сбой, и разряд,в котором он произошел. Формирователь 9 с периодом Т = 1 с подает сигнал "Запуск" на блок 1 управлениядо тех пор, пока питающее напряжениене достигает значения, при котором 25блок 34 памяти работает устойчиво,В режиме контроля хранения информации при кратковременном отключении питания устройство работает следующим образом. 30Осуществляется запись любого теста ( тяжелый код, шахматнь 1 й порядок",...

Номер патента: 1350576

Опубликовано: 07.11.1987

Авторы: Носов, Остапенко

МПК: G01N 25/00

Метки: исследований, памяти, пластичности, превращения, термомеханических, термочувствительных, формы, элементов, эффекта

...ча фиг. 2. На схеме измерений показан термочувствительный элемент ТЧЭ 1, который одним концом жестко прикреплен к неподвижной опоре 2 а другим концом связан с гибкой тягой 3, к которой подвешен груз 4. Тяга закреплена на барабане 5 скобой 6, установленной в проточку 7. На оси 8 барабана 7 установлен потенциометрический датчик, крайние точки которого соединены с аккумуляторной батареей АБ, а подвижный контакт электрически связан с входом операционного усилителя, выход которого соединен с входом шлейфного осциллографа.Измерения производили следующим образом.1.1Т 13. 1 цагржа(ц гру:ом (, (:оторый наводил в ТЧЗ ис(иятательцое ехал- ческое напряжения б , под действием которого ТЧЗ растягивался. При5 нагреве ТЧЭ через диапазон температур...

Номер патента: 1352494

Опубликовано: 15.11.1987

Авторы: Волков, Малышев, Окулов, Тюленина

МПК: G06F 13/00

Метки: информации, памяти, поиска

...17, если"нуль" - операция умножения закончена.Шаг 4. Для вычисления А. началь 1,ного адреса группы ячеек в -ом блоке 4 по формуле (3) при ш = 4, 1средних разрядов результата умножения из регистра 13 разделяются наи частей (А;) и передается на соответствующие регистры 19,1-19.п. С вы 7 135 хода 4 распределителя 17 на регистры 19.1-19.п поступает сигнал занесения А из регистра 13 в регистры 19, 1-19,п, а по сигналу с выхода 5 распределителя 17 содержимое регистров 19.1-19.п сдвигается на один разряд влево. Разрядность регистров 19.1-19.п - 1/и +1.Шаг 5. По импульсу на выходе 6 распределителя 17 содержимое регистров 19.1-19.п заносится в регистры20. 1-20,п, а по сигналу на выходе 7 распределителя 17 сдвигается на один разряд влево....

Номер патента: 1355977

Опубликовано: 30.11.1987

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...ее с я тем, что, с целью расширения области применения. устройства за счет возможности реконфигурации памяти, в него введены группа дешифраторов и группа блоков коммутаторов, причем первые входы дешифраторов группы соединены с входами блокировки младших разрядов соответствующих элементов сравнения группы и с входом сигнала 11355977Изобретение относится к вычислительной технике, может быть применено для адресации блоков памяти в ЦВМи является усовершенствованием устройства по авт.св.1298755.Целью изобретения является расширение области применения за счет управления организацией памяти.На чертеже представлена структурная схема устройства.Устройство содержит группу 1 переключателей, группу 2 сумматоров,группу 3 элементов сравнения, группу4...

Номер патента: 1357965

Опубликовано: 07.12.1987

Авторы: Гапеев, Карачев, Костелянский, Песоцкий, Статылко

МПК: G06F 12/00

Метки: внешней, доступа, организацией, памяти

...слово (байт) накладывается поочередномаска нулей и маска единиц, в разрядах, определенных единицами слов маски, записываются, соответственно,нули и единицы, остальные разряды не 15изменяются; этот метод может использоваться совместно с методом квантования данных;чтение с инверсией; этот метод может использоваться совместно с методом квантования данных;чтение ортогональное; при этом методе из каждого считанного слова(байта) выделяется один указанныйразряд, из выделенных битов формируется слово (байт) и выдается в центральный процессор; адреса для этогометода формируются прибавлением единицы к текущему адресу или методуквантования данных; 30чтение с коньюкцией или диэъюнкцией двух массивов, оба массива находятся в внешней памяти;...

Номер патента: 1358002

Опубликовано: 07.12.1987

Авторы: Войтович, Королев

МПК: G11C 11/40

Метки: памяти, элемент

...контакта подавляется током стробирующего импульса 1 протекающимв катушке 1, Величина циркулирующеготока 1 ч в катушке 3 является запоминаемойвеличиной, Запоминание осуществляетсяпосле уменьшения до нуля тока 1,. Еслипосле этого ток 1 не изменяется, то не меняется и распределение токов в схеме. Еслиток 1, изменяется, например, на Л 1 то,очевидно, что в катушке 3 по.прежнему сохраняется ток 1, а в катушке 4 ток изменяется на величину40гХХг=ЛУ,Кгг-ДгУ г,При использовании элемента для аналого-цифрового преобразования катушка 3индуктивно или гальванически связываетсяс одним джозефсоновским элементом (например, сквидом) или несколькими,При указанном исполнении предлагаемого элемента (фиг, 2) необходимо учестьпоказанную паразитную...

Номер патента: 1358003

Опубликовано: 07.12.1987

Авторы: Макарова, Пчелинчев, Соков

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...4 Т)ЗП на каждое обращение за.писи выполняется семь обращений воспроизведений.В то же время при установке на переключателях ПК - ПКЗ кода 010, на переключателях ПК 4 - ПК 6 кода 100 и переключении тумблера 4 Т)ЗП/4 Т(ЗП в положение 4 Т(ЗП на каждое обращение воспроизведения выполняется семь обращений записи.Таким образом, путем установки соответствующих кодов на переключателях тумблерного регистра и переключения в необходимое положение тумблера 4 Т)ЗП/4 Т( ЗП можно задать необходимую величину Кобр. В то же время, устанавливая на переключателях ПК 1 - ПКЗ код 000(2), а на переключателях ПК 4 - ПКб, отличный от нулевого, можно задать режим постоянного воспроизведения с частотой обращения, определяемой состоянием переключателей ПК 4 ПК б,...

Номер патента: 1358087

Опубликовано: 07.12.1987

Авторы: Гюнтер, Лотар, Петер, Райнер, Хайнц

МПК: G11C 11/00, H03K 19/00

Метки: автоматным, блок, графом, памяти, полным, состояниями, стандартизируемый

...до проблемы разработки комбинаторных схем. Используемый принцип блокировки позволяет одновременно выполнять несколько условий передачи, что существенно упрощает решение задачи проектирования.Изменение нулевой занятости вхо-. дов блока памяти в такую занятость, при котором по крайней мере один55 вход загружен единицЕй ненулеваязанятость вызывает запись в память актуальной занятости и сброс занятости, записанной перед этим в память,а также нулевую занятость выходов блока памяти. Изменение ненулевой занятости входов в нулевую приводит к выводу на выходы записанной в памяти занятости, Благодаря обратной связи выходов блока памяти с входами через элементы И нулевая занятость выходов памяти, обусловленная ненулевой занятостью входов памяти,...

Номер патента: 1361528

Опубликовано: 23.12.1987

Авторы: Арская, Ермишкин, Ливитчук, Скоков, Ткаченко

МПК: G06F 1/04

Метки: памяти, синхронизации

...устройства, как признак неисправности накопителя, и через элемент ИЛИ-НЕ 11 - на выход 13, как признак конца настройки.Выдача этих .двух сигналов свидетельствует о наличии в памяти неисправности, не зависящей от его временной диаграммы, Если положительный импульс поступает на вход 15, то онпроходит элемент ЗАПРЕТ 16 и увеличивает на единицу содержимое реверсивного счетчика 1, в результате чего на младшем выходе дешифратора 3появляется высокий потенциал, т.е,на выходах дешифратора 3 устанавливается код, стробирующий элемент И 4.Затем вновь начинается тестированиепамяти, причем импульсы запуска проходят в этом случае через следующийэлемент И 4 на вход следующего элемента 5 задержки, Поскольку величины задержек последнего выбираются...

Номер патента: 1361566

Опубликовано: 23.12.1987

Авторы: Ефимов, Зарецкий, Костюченко, Мазаник

МПК: G06F 13/00

Метки: адресации, оперативной, памяти

...16. Эта сумма равна адресу последнего в списке объема размером С. Затем от содержимого счетчика отнимается единица и он начинает указывать на предпоследний (невыделенный) массив. Если выделенный массив является единственным в списке, то по цепи ИЛИ-НЕ 13 - элемент 4 задержки - элемент ИЛИ 3 обнуляется С-й триггер 5.При записи подаются коды 18, 22 и 25 объема свободного массива, признаки записи и адреса этого массива, К-й выход дешифратора 1 через К-й элемент И 2 включает в единичное (подтверждает) состояние триггер 5, прибавляет единицу к содержимому счетчика 12 и через элемент ИЛИ 9 и коммутатор 15 выдает на выход 26 адрес, равный сумме содержимого регист.ра 10 и нового содержимого счетчика 12. По этому адресу (адресу последнего массива...

Номер патента: 1361626

Опубликовано: 23.12.1987

Авторы: Братов, Кравченко, Старосельский, Суэтинов

МПК: G11C 11/40

Метки: памяти, элемент

...1 являются нормально открытыми, а транзисторы 11 и 12 - нормально закрытыми, транзисторы блоков 2 и 3 выбор- ки - нормально закрытыми, транзистор 13 узла 4 смещений - нормально открытым.Шина 5 выборки элемента памяти одновременно является шиной питания для триггера 1, что позволяет не подключать выводы элемента памяти к двум различным шинам выборки и питания. В результате разрядные шины 7 и 8 пересекаются с меньшим количеством строчных шин. Емкости разрядных шип уменьшаются, и, следовательно, уменьшается время их перезаряда в режиме выборки.Элемент памяти работает следующим образом.В режиме хранения на шине 6 поддерживается нулевой потенциал, на " шине 5 - потенциал БрЦ - ц+, где Б - напряжение отпирания барьерного перехода П -...

Номер патента: 1361627

Опубликовано: 23.12.1987

Авторы: Аваев, Наумов

МПК: G11C 11/40

Метки: памяти, ячейка

...слое 2 р-типа у боковой поверх 272ности 7 углубления и отделен от затвора слоем 1 О параэлектрика (транзистор типа металл-параэлектрик -полупроводник). Одновременно в структуре сформирован МДП-транзистор совстроенным каналом п-типа, истокомкоторого является полупроводниковыйслой 9 в месте его контакта 15 сослоем 13, стоком - шина 17, затво- "ром - слой 9, а канал образуется вслое 13,В режиме хранения напряжение нашине 23 строки равно нулю, МДП-транзистор 21 закрыт и бистабильный элемент отключен от шины 24 столбца,При записи на шине столбца устанавливается напряжение логического нуля или логической единицы, После этого на шину строки 23 подается импульс, отпирающий МДП-транзистор 21.,При считывании на шине 24 столбцапредварительно...

Номер патента: 1361629

Опубликовано: 23.12.1987

Автор: Худяков

МПК: G11C 11/40

Метки: памяти, элемент

...4 ивыход5 подается высокий положительный потенциал, а управляющий затвор запоминающего транзистора 1 заземляется.При этом происходит туннелированиеэлектронов с плавающего затвора и запоминающий транзистор 4 переходит в 5 О.состояние с низким пороговым напряжением (порядка -5 В). Коммутируемыецепи оказываются замкнутыми.В режимах невыбора при записи навход 4 или на выход 5 не подается высокий потенциал. При этом на стоктранзистора 1 и соединенную с нимтуннельную область не попадает высокий потенциал либо ввиду того, что закрыт ключевой транзистор 2, либоввиду отсутствия высокого напряженияна выходе 5. Таким образом, записи непроисходит и коммутируемые цепи остаются разомкнутыми,В режиме чтения на вход 8 подается положительное...

Номер патента: 1363222

Опубликовано: 30.12.1987

Авторы: Степанов, Твеленев, Фомин, Чуканов

МПК: G06F 12/16, G11C 29/00

Метки: блоках, защиты, информации, отключении, памяти, питания

...ИЛИ - НЕф ся после временной выдержки, определяемой первый формирователь 11 выходных сигна- формирователем 6 сигнала разблокировки, и лов, управляющий входом питания блока снятия сигнала блокировки с триггера 7. памяти, второй формирователь 12 выходных формирователь 16 формирует плавный фронт сигналов, нелинейный элемент 13, выпол напряжения внешнего источника питания. ненный, например, в виде последовательно При наличии сигнала Выбор схемы соединенных диода и резистора (не пока- на управляющем входе 4 и при снятом заны), интегрируюший элемент 14, включаю- сигнале Блокировка триггера 7 происхоший в себя последовательно соединенные дит разблокировка триггера 8, который раздиоды, времязадающий резистор и фильт решает работу...

Номер патента: 1363223

Опубликовано: 30.12.1987

Автор: Гаврилов

МПК: G06F 13/00

Метки: «диспетчер», памяти, эвм

...циклы чтения второго или третье го байта команды. На выходе элемента ИЛИ 15 формируется сигнал, определяющий циклы чтения инструкции. Первые два разряда блока 4 определяют длину команды: 00 - однобайтная команда, 10 - двухбайтная команда, 11 - трехбайтная15 команда, Эта информация записывается в регистр 3 в цикле М 1, т. е. в цикле чтения первого байта команды. В этом цикле вход разрешения загрузки регистра 3 находится в состоянии, разрешающем загруз ку в регистр информации с выхода блока 4, который в цикле М 1 также находится в выбранном состоянии. В последующие циклы осуществляется сдвиг информации в регистре. Выход 47 является выходом второго разряда регистра 3, Сигналом 33 информация с выхода регистра 3 переписывается в триггер...

Номер патента: 1365134

Опубликовано: 07.01.1988

Авторы: Алумян, Ваганян, Момджян, Яковлев

МПК: G11C 29/00

Метки: блоков, памяти, тестового

...записывается логическая "1" на нее время теста и "0" (признак "Конец теста) с последним тест-слоном.Режим "Контроль" начинается командами Сброс и Пуск, поступающими из ЦВМ по каналу 15 приема командной информации. Команда Сброс выполняется ана-,. логично режиму Загрузка" и устанавливает счетчик 4 адреса буферных накопителей в нулевое состояние. По команде "Пуск" на выходе дешифратора 14 возбуждается цепь 7 команды "Пуск" и 10 этот отрицательный импульс поступает в блок 34 контроля и в блок 2 управления. В формирователе 34 результатов контроля (фиг.4) сигнал "Пуск" устанавливает в "0" триггер 63 неисправ ности. В блоке 2 управления сигнал "Пуск" через элемент И 47 устанавливает триггер 42 в единичное состояние, тем самым обеспечивая...

Номер патента: 1367043

Опубликовано: 15.01.1988

Авторы: Осинов, Худяков

МПК: G11C 27/00

Метки: памяти, ячейка

...величиназаряда, накопленного на МДП-конденсаторе элемента 5, зависит от напряжения на информационном входе 7 адресного ключа 4. После заряда конденсатора элемента 5 адресный ключ 4закрывается, открывается ключ 2, ана вход записи-считывания элемента 1подается импульс записи. Процесс записи заканчивается, как только весь 67043 . 2заряд МДП-конденсатора 5 перетечетна плавающий затвор транзистора элемента 1. После записи ключ 2 закры 5вается, Ключ 3 считывания в режимезаписи остается всегда закрытым. Временные диаграммы рассмотренного режима приведены на фиг. 2.В режиме стирания информации открываются адресный ключ 4, ключ 2,на информационный вход 7 адресногоключа 4 и на вход 8 .подаются импульсы стирания. Ключ 3 в режиме стирания...

Номер патента: 1367045

Опубликовано: 15.01.1988

Автор: Козлов

МПК: G11C 29/00

Метки: памяти

...логический элемент 2 И-НЕ 10 поступают на вход 195регистра 4 сдвига,На выходе нулевого разряда 24счетчика 13 формируется уровень "0",который поступает на вход разрешения записи устройства и удерживаетее в режиме записи информации, которая в виде последовательности " 1"11и 0 формируется на выходе 26 регистра 4 сдвига, поступает на вход26 блока 16 и далее на информационный вход контролируемой памяти. Одновременно с этим на выходе 23 счетчика 3, соединенного с адресным входомконтролируемой памяти, формируютсяадреса, В состоянии последнего адреса на выходе 22 переноса счетчика3 формируется уровень "1", вследствие чего, во-первых, на первом выходе 21 блока 16 формируется уровень "0", который записывается вовторой триггер 5 и тем самым...

Номер патента: 1368919

Опубликовано: 23.01.1988

Авторы: Захарян, Красовский, Кузнецов, Леонтьев, Матвеев, Раев, Шотов

МПК: G11C 11/14

Метки: данных, доменной, памяти, преобразования, формата

...ХХХна контрольных шинах 26) блок памятис произвольной выборкой 4 отключа 1368 Из контроллера по шинам 16 ввода данных поступает очередное М-разрядное информационное слово, которое записывается в М-разрядный буферный ре 5 гистр 15 по высокому уровню сигнала на шине 22 подтверждения передачи данных; при этом триггер 21 запроса передачи данных сбрасывается в ноль.В режиме чтения (низкий уровень 10 сигнала на шинах 2 и 24, высокий уровень по шине 27) каждый период управляющего поля информация с выходов группы из М блоков памяти на ЦМП 1 поступает на М-разрядный ре гистр 10 чтения. С выхода М-разрядного регистра 10 чтения информация поступает на входы второй группы муль - типлексора (М 1) 11, который осуществляет ее...

Номер патента: 1374280

Опубликовано: 15.02.1988

Авторы: Иванов, Исаев, Колчанов, Рыбаков, Смирнов

МПК: G11C 21/00

Метки: динамической, информации, памяти, регенерацией

...("СХИ" ), свидетельствующий об окончании цикла взаимодей,ствия динамической памяти с процессором. Сигнал 22 "СХИ" сбра"ываетсяпри снятии процессором сигнала 17"СХЗ".Если сигнал 23 запроса на регенерацию пришел раньше сигнала 17"СХЗ", то триггер 47 устанавливаетсяв состояние "0, что запрещает прохождение сигнала 17 "СХЗ" через элемент 41 и разрешает работу блока 1управления. При этом, если анализзапроса на регенерацию привел к регенерации, то сигнал 30 на время регенерации становится равным логическому "0", т.е. 1 р-триггер 47 переключается в "1" и разрешает прохождение сигнала 17 "СХЗ" только послетого как сигнал 30 станет сноваЕсли анализ запроса на регенерациюне привел к регенерации, сигнал 30остается в состоянии...

Номер патента: 1374285

Опубликовано: 15.02.1988

Авторы: Понкрашек, Попов, Солодкин

МПК: G11C 29/00

Метки: блоках, защиты, информации, отключении, памяти, питания

...входа 12 через элемент И 11 навход разрешения обращения блока 14памяти (фиг.2 д)Питание блока 14памяти производится через переключатель 9 источников питания от основного источника питания.При отключении основного источника питания уровень Бсигнала навходе 13 подключения основного источника питания начинает убывать (фиг. 2 а). В момент 1, когда величина9сигнала на выходе делителя 2 напряжения 3 становится, равной величине сигнала на выходе источника 3 опорного напряжения Бо, на выходе ком. паратора 4 формируется сигнал высокого логического уровня, который поступает на сбросовый вход триггера 10 и на базу транзистора 7 (фиг.26).При этом транзистор 7 открывается, конденсатор 8 разряжается, и на устано вочном входе триггера 1 О устанавлива....

Номер патента: 1376089

Опубликовано: 23.02.1988

Автор: Бессмертный

МПК: G06F 13/00

Метки: доступом, памяти

...воздействует на формирователь 8, импульс с выхода которого поменяет состояние счетчика 13, который Формирует код адреса записи, и сбросит триггер 18 в исходное состояние. Исходное состояние триггера 18 позволяет работать триггеру 19, управляемому импульсами частоты считывания, Спад импульса записи закрывает элемент И 10 и начинает срабатывать элемент 12 задержки, время срабатывания которого равно времени срабатывания элементов И 10 и ИЛИ 7, т,е, обеспечивается одновременное исчезновение сигналов управления по входам записи/чтения и выборки кристалла в блоке 4.Импульс частоты считывания устанавливает триггер 19 в единичное положение, при этом сигнал с его выхода воздействует на коммутатор 15, выбирая адрес зоны считывания, которая...

Номер патента: 1376121

Опубликовано: 23.02.1988

Авторы: Подымин, Соколов

МПК: G11C 29/00

Метки: записи, памяти, постоянной, программируемой

...(например, на основеБИС К 573 РФ 2). Занесение адреса врегистр 7 происходит одновременно сфиксацией полного адреса в программируемом блоке постоянной памяти припоявлении нуля на втором выходе регистра 2 команд, Дешифратор 8 преобразует двоичный код регистра 7 в позиционный, осуществляя таким образомвыборку БИС постоянной памяти в ре 5жиме записи. Работа дешифратора 8разрешается нулем на четвертом выходе регистра 2 команд.Блок 15 формирования сигналов записи служит для формирования сигналов разрешения записи в матрицу 20блоков постоянной памяти программируемого блока ППЗУ, например, на ос.нове БИС К 573 РФ 4 (фиг,2),Программируемый блок постояннойпамяти (фиг.2) имеет интерфейс общейшины ЭВМ и в эксплуатации использует"ся в качестве...

Номер патента: 1377038

Опубликовано: 28.02.1988

Авторы: Кореневский, Плотников

МПК: A61B 5/16

Метки: автоматизированной, оперативной, оценки, памяти, состояния

...паузы второй генератор 3 меток по своей второй шине (сигнал БУГ)готовит блок 6 управления к новому такту,а сигналом тирад по первому выходу зажигает цифру-инструкцию на цифровом табло 13. Код цифры-инструкции поступает нацифровое табло 13 через вторую схему ИЛИ12 из первого блока 10 памяти. Адрес циф 137703818 импульсов счета, который открывает вторую схему И 19, разрешая прохожде ние тактовых импульсов, кодирующих время латентного периода, от первого генератораметок времени в специализированный вычислитель 20. Реакция испытуемого заключается в нажатии на пульте 16 испытуемого кнопокДа или Нет, что приводит к появлению импульса соответственно на первомили втором выходах указанного пульта. Получив сигнал по своему четвертому или пятому...

Номер патента: 1377866

Опубликовано: 28.02.1988

Авторы: Гриненко, Коляда, Смирнов

МПК: G06F 13/00

Метки: памяти, процессором, сопряжения

..."1" поступает на С-вход триггера 8 пуска, своим передним фронтом подтверждая на нулевом выходе триггера 8 пуска "1", которая поступает на вход 19 запуска блока 7, разрешая формирование временной развертки следующего цикла.С появлением на выходе 33 генератора 21 второго положительного полу 45 периода начинается 1-й цикл работы устройства, Формирование ТИ 1 и ТИ 2 происходит аналогичным образом, как формации, которая будет обрабатываться процессором в следующем цикле,В коде младших разрядов адреса имеется в наличии одна или несколько единиц. С выхода регистра 3 адреса младшие адресные разряды поступают навходы элемента ИЛИ 11 и адресные входы памяти 6 признаков обращения,Рассмотрим случай, когда блок 2памяти состоит из трех различных...

Номер патента: 1377909

Опубликовано: 28.02.1988

Авторы: Пурэ, Степанов

МПК: G11C 11/401, G11C 7/00, G11C 8/00 ...

Метки: динамической, информации, памяти, регенерацией

...регенерации" (Т р - допустимое время хранения информации в динамической памяти, и - количество строк блока динамической памяти).С приходом очередного сигнала "Запрос регенерации" добавляется "1" к счетчику 3 адресов регенерации, из одноразрядного блока 10 памяти читается содержимое ячейки с адресом, соответствующим счетчику 3 (адресу регенерации очередной строки), и затем в эту ячейку записывается "1", При этом, если из одноразрядного блока 10 памяти читается "0", то значит, что за период Тр к строке с таким адресом было обращение и регенерации этой строки не требуется, если читается "1", то требуется регенерация строкиРабота производится следующим образом (фиг. 1 и 2).Сигнал "Запрос регенерации" с первого выхода блока 1...

Номер патента: 1377916

Опубликовано: 28.02.1988

Авторы: Зубец, Стенин

МПК: G11C 27/02

Метки: аналоговой, памяти

...на входеусилителя 2, входе 15 и выходе 17.Транзисторы 5, 6, усилитель 2 образуют усилительный блок с повторителями тока на входе и с емкостью коррекции на накопительном элементе 1,При появлении на входе 16 сигналанизкого уровня устройство переходит в режим хранения, генераторы 13, 14тока выключаются,.диоды 9-2, закрываются, потенциал базы транзистора3 становится меньше потенциала егоэмиттера, и транзистор 3 закрывается. Аналогично потенциал базы транзистора 4 становится больше потенциала его эмиттера, и он закрывается.При изменении напряжения на входе 15 в режиме хранения входнойсигнал устройства поступает в базовые цепи транзисторов 3, 4 черезприоткрывающиеся диоды 9, 1 или 10,12 в зависимости от полярности иличерез их барьерные...

Номер патента: 1377918

Опубликовано: 28.02.1988

Авторы: Абрамов, Воловник, Савинова

МПК: G11C 29/00

Метки: коррекции, обнаружения, ошибок, памяти

...Н-матрица которого предс-,тавлена на фиг,З).Для реализации данного конкретного 21,15 треугольного кода устройство для коррекции.и обнаружения ошибок (фиг.4) содержит блок 1 формирования контрольных сигналов треугольного 40 21,15 кода, состоящий соответственно из шести (ш=б) шестивходовых сумматоров 2- 2 по модулю два и шести элементов НЕ .11 шестивходовый формирователь 3 Одиноч ых и двойн х оши бох, а также пятнадцать (К=15) коммутаторов-корректоров 4,-4, одиночных ошибок, число адресных входов каждо" го из которых равно трем. Количество коммутаторов 4 и количество суммаг торов 2 связаны соотношением К = С,. Схема подключения входов 5 и б устройства к входам сумматоров 2-2. а также схема подключения информационных входов 5 устройства...