Ячейка памяти

Номер патента: 903989

Опубликовано: 07.02.1982

Авторы: Гласко, Култыгин, Щепаева

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...с адресом числа, которое в данный момент находится в зоне считывания. Этот адресхемой 8 сравнения сравнивается с адесом, хранимым в регистре 9 При совпадении адресов в счетчике 4 и регистре 9 схема 8 сравнения выдает сигнал в блок 12, который в свою оче- . редь Формирует сигнал разрешения считывания РС или разрешения записи РЗ в зависимости от установленного режима работы запоминающего устройства (считывание Сь или запись Зи), Кроме того, блок 12 вырабатывает сигнал С, поступающий в ЦВМ и свидетельствующий о том, что поиск заданного адреса закончен и .запоминающее устройство готово к обмену информацией.При.безошибочной работе устройст-. ва, описанной выше, схема 1 О сравнения и дешифратор 11 не оказывают на него влияния. Ошибки в...

Номер патента: 1023399

Опубликовано: 15.06.1983

Авторы: Гласко, Култыгин, Шепаева

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...третий входы дешифратора подключены к выходам блоков контроля, второй выход подключен к одному из входов логического блока, другой вход которого соединен с одним из выходов блока управления, а выход - с третьим входом блока управления.Логический .блок содержит последовательно соединенные дополнительный элемент НЕ, триггер и элемент И, выход которого является выходом блокад одним иэ входов которого является один из входов элемента и, а другим входом, блока являются объединенные вход дополнительного элемента НЕ и один из входов триггераНа Фиг. 1 изображена структурная схема устройства для коррекции адресных сигналов в памяти последовательного действия, на фиг. 2 - 4 структурные схемы соответственно первого блока контроля совместно со...

Номер патента: 1727175

Опубликовано: 15.04.1992

Авторы: Галкин, Квашенников, Шабанов

МПК: G11C 19/00, G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...выходе схемы отсутствует. Устройство работает в обычном режиме.При сбое в работе устройства на входы блока 3 сравнения поступают отличающиеся коды. С его выхода выдается сигнал несовпадения и при отсутствии сбоев регистра 1 адреса, которые контролируются схемой контроля четности 8, одновибратор 6 вырабатывает импульс.Длительность формируемого импульса определяется элементом 11 задержки. При наличии сигнала на установочном втором входе одновибратора 6, данный сигнал, после прохождения элементов ИЛИ - НЕ 10, задержки 11, поступает на вход элемента И 12 и является запрещающим, следовательно импульс, при поступлении сигнала с выхода блока 8 контроля четности, одновибратором 6 не формируется.Рассмотрим подробнее работу блока 5 элементов И...

Номер патента: 871656

Опубликовано: 07.05.1984

Авторы: Дшхунян, Коваленко, Машевич

МПК: G11C 11/40

Метки: запоминающий, элемент

...синдуцированными каналами соответственно, истоки первого и второго транзисторов с индуцированными каналами 45подключены к общей шине, затворы третьего и четвертого транзисторов подключены к первой и второй шинам выборки, а их истоки - к первой и второй разрядным шинам соответственно,Достоинством этого элемента является одинаковое количество транзисторов с прецыдущим запоминающим элементом.Основным недостатком элемента является значительное увеличение площади на кристалле,Целью изобретения является повышение степени интеграции запоминаю-.щего элемента, т.е. размещение большего количества транзисторов на той 60же или меньшей площади кристалла.Цель достигается тем, что в запоминающий элемент, содержащий четыретранзистора с индуцированными...

Номер патента: 1010659

Опубликовано: 07.04.1983

Авторы: Горшков, Фомин

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...записываетсяв накопитель 3 и считывается иэнего на,регистр 6Код с регистра бпоступает на сумматоры 16 по модулюдва, где формируется кодовая комбинация для подтверждения или коррекции содержимого соответствующейячейки памяти призиаковой части 8 .фнакопителя 7. Необходимость этогообусловлена тем, что за.время,прошедшее с,момента записи кодовойкомбинации в признаковую часть 8накопителя 7, в ячейке памяти могли 35отказать еще некоторые разряды.Одновременно код с регистра б поступает на коммутатор 11, с помощьюкоторого производится занесениеразрядов слова из регистра 5, соответствующих отказавшим разрядамячейки памяти, в функциональнуючасть 9 накопителя 7. Затем иэ ячей-.ки накопителя 3 производится считывание прямого кода слова на...