Устройство для управления доступом к памяти

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 147 4 С 06 Г 1316 РЕТЕНИЯ ПИС ИЕ ИМУ СВИДЕ Н АВТОРСН 24 Бюл. В 1ертный и В.С8,8)свидетельсС 06 Г 3/04видетельствС 06 Г 13/О во СССР1981.СССР1979. Я УПРАВЛЕНИЯ ДО(54) УСТРОЙСТВО ТУПОМ К ПАМЯТИ (57) Изобретени цифровой вычисл частности к уст бласти относитс ельной т ики, в сопря 2 ствам ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(21) 3922225/ (22) 03.07.85 (46) 07.01.87 (72) В.Н.Бесс (53) 681.3 (О (56) Авторско У 881722, кл.Авторское 9 556444, кл. ния с памятью, и может быть испол зовано для построения систем с быстрой памятью. Целью изобретения является расширение функциональных воэможностей устройства эа счет органнзации приоритета по циклу записи информации, Устройство содержит блок управления, блок формирования адреса, блок формирования эоны и блок памяти. Логика управления устройства обеспечивает более высокий приоритет сигналов записи в память по сравнению с сигналами чтения из памяти при одновременном поступлении обоих сигналов,з.п. ф-лы, 1 ил.с1 128214Изобретение относится к цифровойвычислительной технике, в частностик устройствам для сопряжения с памятью, и может быть использовано дляпостроения систем с быстрой памятью.Цель изобретения - расширение функциональных возможностей устройствапутем организации приоритета по циклузаписи информации.На чертеже представлена схема устройства,Устройство содержит блок 1 формирования адреса, блок 2 фиксации зоны, генератор 3 импульсов, блок 4памяти, блок 5 управления, распределитель б импульсов, информационныйвход 7 устройства.Блок 1 Формирования адреса содержит первый счетчик 8, второй счетчик9, коммутатор 10, элемент ИЛИ-НЕ 11. 20Блок 2 фиксации зоны содержиттриггер 12 и элемент 13 неравнозначности,Блок 5 управления содержит четвертый 14, пятый 15, первый 16, второй 17, третий 18 триггеры, первый19, и второй 20 элементы И-НЕ, элемент ИЛИ-НЕ 21,Устройство работает следующим образом,301Блок 5 вырабатывает последовательность управляющих сигналов, ре -ализующую заданный алгоритм (запись.считывание) работы с памятью, Синхронизация блока 5 осуществляетсяраспределителем б и генератором 3,Распределитель 6 представляет собойсдвиговый триггерный регистр, продвижеие которого осуществляется серией импульсов с выхода генератора3, Однократная развертка распределителя 6 составляет цикл синхронизации, который может включать различное количество тактовых сигналов, 45например четыре: СИ 1. ,СИ 4,Информация, подлежащая записи вблок 4, привязывается к сигналу запуска на входе устройства и при необходимости может быть синхронизирована сигналом с выхода триггера 143 лока 5. Сигнал запуска использует"ся также для установки счетчиков 8и 9.55Информация, снимаемая с блока 4 в цикле считывания, может быть синхронизирована сигналом с выхода эле.мента ИЛИ-НЕ 21 блока 5. 7 2Синхронизация входной и выходнойинформации может быть реализованас помощью Б-триггеров.Распределитель 6 устанавливаетсяв исходное состояние при подаче напряжения питания,Исходному состоянию распределителя 6 соответствует единичный потенциал сигнала СИ 4, который устанавливает триггеры 16 и 17 в единичноесостояние, которому соответствует по"ложительный потенциал на их единичных выходах. Положительный потенциалс выхода триггера 16 открывает поодному из входов элемент И-НЕ 20 иустанавливает триггер 18 в нулевоесостояние, которому соответствует потенциал на его инверсном выходе, этотпотенциал является запрещающим дляцикла записи в блоке 4. Единичныйпотенциал с прямого выхода триггера17 поступает на вход элемента 13,уровень сигнала с выхода которогоопределяет зону записи или считывания.Сигнал запуска, появляясь на входе узла 2, опрокидывает триггер 12,производя этим смену зоны записи назону считыванияС выходов генератора 3 на С-входытриггеров 14 и 15 соответственно поступают импульсы частоты записи и считывания,Приоритетом обращения к блоку 4обладают импульсы частоты записи. Таким образом, если импульсы частотызаписи и считывания приходят одновременно, то оба триггера 14 и 15опрокидываются в единичное положение, при этом на выходе элемента 20сохраняется единичный потенциал, ана выходе элемента 19 появляется нулевой потенциал, который поступаетна П-вход триггера 16. Таким образом, при появлении синхроимпульсаСИ 1 на С-входе триггеров 16 и 17триггер 16 опрокидывается в нулевое положение, а триггер 17 остается в единичном положении. Единичный потенциал с инверсно" го выхода триггера 16 поступает в блок 1 и через элемент 11 поступает на вход блока 4, а также через коммутатор 10 подключает код адреса записи счетчика 8 к адресным вхо"дам блока 4. Единичный потенииал с инверсного выхода триггера 16 сбрасывает триг1282147 гер 14 в исходное положение, а такжепоступает на В-вход триггера 18 и сприходом синхроимпульса СИ 2 с распределителя 6 последний опрокидывается в единичное положение. 5Нулевой потенциал, возникающий:на инверсном выходе триггера 18,поступает на соответствующий входблока 4, производя запись информа"ции по В 1-входу блока 4, 10Синхроимпульс СИ 3, который можно использовать для синхронизацииинформации с ВО-выхода блока 4, навыход блока 5 не поступит, так какэлемент 21 закрыт нулевым потенциалом с инверсного выхода триггера 17.Следующий синхроимпульс СИ 4 устанавливает триггеры 16 и 18 в исходное состояние, при этом спад импульса на единичном выходе триггера18 производит смену кода записи всчетчике 8. Теперь в следующий циклработы распределителя 6 с появлением синхроимпульса СИ 1 осуществляется процесс считывания, так как наВ-вход триггера 17 поступает нулевой потенциал с выхода элемента 20,а на В-входе триггера 16 сохраняется единичный потенциал. 30Таким образом, синхроимпульс СИ 1следующего цикла опрокидывает триггер 17 в нулевое положение, а триггер 16 остается в единичном положении. Синхроимпульс СИ 2 сохраняет 35единичный пот нциал на инверсном выходе триггера 18,Единичный потенциал с инверсного1выхода триггера 17 сбрасывает триг-гер 15, поступает в блок 1, через 40коммутатор 1 О подключает код адресасчитывания счетчика 9 на адресныевходы блока 4 и через элемент 11 производит выбор блока памяти, при этомна ВО-выходе блока 4 появляется ин-, 45формация считывания, которая можетбыть при необходимости синхронизирована синхроимпульсом СИ 3, которыйпоступает на выход блока 5 через элемент 21. 50Синхроимпульс СИ 4 устанавливаеттриггер 17 в исходное положение, приэтом спад импульса на его инверсномвыходе производит смену кода адресасчитывания в счетчике 9. 55 формула изобретения 1. Устройство для управления доступом к памяти, содержащее блок управления, генератор импульсов и распределитель импульсов, причем с первого по четвертый выходы распределителя импульсов подключены к входам спервого по четвертый блока управления, тактовый вход распределителяимпульсов подключен к первому выходугенератора импульсов, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностейустройства путем организации приоритета по циклу записи информации, внего введены блок формирования адреса и блок фиксации зоны, причем входсброса блока формирования адреса ивход запуска блока фиксации зоны подключены к входу запуска устройства,тактовый вход блока формирования адреса подключен к первому выходу блокауправления, адресный и стробирующийвыходы блока формирования адреса ивыход блока фиксации зоны подключенысоответственно к младшим разрядам адресного входа, к входу выбора модуляи к старшему разряду адресного входа блока памяти, второй и третий выходы генератора импульсов подключенык пятому и шестому входам блока управления, с второго по пятый выхо;ыкоторого подключены соответственно квыходу устройства для подключения, квходу чтения записи блока памяти, первому и второму стробирующим входамблока формирования адреса и к управляющему входу блока фиксации эоны,причем блок фиксации зоны содержиттриггер и элемент неравнозначности,вход запуска блока подключен к синхронизирующему входу триггера, нулевой выход которого соединен с первымвходом элемента неравнозначности, второй вход и выход которого соединенысоответственно с управляющим входоми выходом блока,2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем,что блок управления содержит с первого по пятый триггеры, первый, второй элементы И-НЕ и элемент ИЛИ-НЕ, причем первый вход блока подключен к входамсинхронизации первого, второго триггеров, второй, третий входы блокасоединены соответственно с входомсинхронизации третьего триггера и спервым входом элемента ИЛИ-НЕ, прямой и инверсный выходы третьеготриггера соединены соответственно спервым, вторым выходами блока, инверсный выход первого триггера сое12821 Корректор Е.Сирохм ж 67 269/49 Тир ВНИИПИ Госуд по делам и 113035, МоскваЗака Подписноеета СССРытийнаб., д, 4/5 ственного коми обретении и отк Ж, Раушская ул. Проектная, 4 оизводственно-полиграфическое предприятие жго динен с информационным входом третьего триггера с входом сброса четвертого триггера и с третьим выходом блока, инверсный выход второготриггера соединен с вторым входомэлемента ИЛИ-НЕ, с входом сброса пятого триггера и с четвертым выходомблока, прямой выход второго триггерасоединен с первым входом первого элемента И-НЕ и с пятым выходом блока, 1 Очетвертый вход блока подключен к единичным входам первого, второго триггеров, пятый, шестой входы блока подключены к входам синхронизации четвертого и пятого триггеров, информационные входы четвертого и пятоготриггеров соединены с шиной логической единицы, выход элемента ИЛИ-НЕсоединен с шестым выходом блока, единичный выход четвертого триггера сое динен с седьмым выходом блока и свторым входом первого элемента И-НЕ,нулевой выход четвертого триггера иединичный выход пятого триггера соединены соответственно с первым и вторым входами второго элемента И-НЕ,третий вход которого соединен с единичным выходом первого триггера и с Составитель С.Бурухедактор С,Пекарь Техред И.Ходанич 47 6входом сброса третьего триггера, выходы первого и второго элементов И-НЕ соединены соответственно с информационными входами первого и второго триггеров. 3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок формирования адреса содержит первый, второй счетчики, коммутатор и элемент ИЛИ-НЕ, причем вход сброса подключен к входам сброса первого, второго счетчиков, тактовый вход и адресный и стробирующий выходы блока подключены соответственно к счетному входу первого счетчика, к выходу коммутатора и к выходу элемента ИЛИ-НЕ, второй стробирующий вход блока соединен со счетным входом второго счетчика, с первым управляющим входом коммутатора и с первым входом элемента ИЛИ-НЕ, второй вход которого и второй управляющий вход коммутатора соединены с первым стробирующим входом блока, выходы первого, второго счетчиков подключены к первому, второму информационным входам коммутатора.