Устройство для модификации адреса зон памяти при отладке программ

,128214 4 С 06 Р 11/ ННЫЙ НОЧИТЕТ СССР ОБРЕТЕНИЙ И ОТНРЫТ ГОСУД АРС ПО ДЕЛА ОПИСАНИЕ ИЗОБРЕТЕ Н АВТОРСКОМ Ф В 1Н.С. Ежова, Подвальных цифровои в может быть программ с идетельство СССРР 5/00, 1979.тельство СССР6 Р 11/28, 1983.(54) УСТРОЙСТВО ДЛЯ МОДИ ИКАЦИИ АДРЕСА ЗОН ПАМЯТИ ПРИ ОТЛАДКЕ ПРОГРАММ (57) Изобретение относится к областиычислительной техники ииспользовано при отладкепециализированных вычислительных систем. Целью изобретения является расширение функциональныхи сокращение обьемаад амяти за счет не используемых в данной конфигурации отлажи1282140 ваемой системы зон, имитирующих реальные абоненты. С этой целью кроме. коммутатора 1, регистра 2 адреса, первого, второго элементов И 3, 4, первого, второго и третьего элементов И-НЕ 5, 6, 9, первого и второго Изобретение относится к цифровой вычислительиой технике и может быть использовано при отладке программ специализированных цифровых вычислительных систем (СЦВС), 5Цель изобретения - сокращение объема отладочной памяти и расшире-ние функциональных возможностей.На фиг. 1 представлена блок-схема устройства для модификации адресов при отладке программ; на фиг.2 - функциональная схема коммутатора; на фиг. 3 - блок-схема отлаживаемой СЦВС, вариант.Устройство содержит коммутатор 1, регистр 2 адреса, первый элемент И 3, второй элемент И 4, первый элемент И-НЕ 5, второй элемент И-НЕ 6, первый 7 и второй 8 регистры базового адреса, третий элемент И-НЕ 9, эле 20 мент 2 И-ИЛИ-НЕ 10, дешифратор 11 базового адреса, первый 12, второй 13 третий 14 элементы НЕ, первый 15 и второй 16 триггеры зон, вход 17 записи устройства, вход 18 чтения устройства, информационные входы/выходы 19 устройства, вход 20 пуска устройства, управляющий выход 21 записи устройства, вход 22 и выход 23 данных устройства, выход 24 младших30 разрядов адреса устройства, выход 25 старших разрядов адреса устройства (базовый адрес), первый 26, второй 27, третий 28, четвертый 29 установочные входы устройства.35Коммутатор 1 (фиг. 2) содержит элемент И-НЕ 30, выход которого соединен с входом элемента НЕ 31 и входом-выходом коммутатора 1, первый вход элемента И-НЕ 30 соединен с уп 40 равляющим входом коммутатора 1, а второй вход - с входом данных коммутатора 1. Выход элемента НЕ 31 соединен с выходом данных коммутатора.45 регистров 7, 8 базового адреса,элемента 2 И-ИЛИ-НЕ 10 устройство содержит дешифратор 11 базового адреса,первый, второй, третий элементыНЕ 12, 13, 14 первый и второй триггеры 15, 16 зон, 3 ил. Отладочная память (ОП) содержит (фиг. 3) элементы НЕ 32 и элемент 33 памяти (ЭП). Управляющий вход ЭП через первый элемент НЕ соединен с управляющим входом ОП, вход данных ЭП через второй элемент НЕ - с входом данных ОП, выход данных ЭП - с выходом данных ОП, вход старшего разряда адреса ОП соединен с прямым входомстаршего разряда адреса и через третий элемент НЕ с инверсным входомданного разряда ЭП, вход младших разрядов адреса ОП соединен с прямым входом младшего разряда адреса ичерез четвертый элемент НЕ с инверсным входом данного разряда ЭП. Вход"ВК элемента ЭП подключен к шинепотенциала высокого уровня,Рассмотрим работу устройства напримере отладки программ СЦВС (фиг.3),содержащей микроЭВМ Электроника В",имеющей интерфейс по ОСТ 11.305.90380, и, например, два абонента Аб иАб. При этом входы/выходы 19 устройства соединены с двунаправленной шиной А/Д (адрес/данные) ЭВМ, вход 17записи, вход 18 чтения и вход 20 пуска соединены соответственно с шинами"ДЗП", "ДТЧ", "ОБМ" ЭВМ через согласующие элементы НЕ, выполненные наИМС 559 ИП 2. Управляющий вход 21устройства соединен с управляющимвходом записи отладочной памяти.Вход 22 и выход 23 данных устройства соединены соответственно с выходом и входом данных отладочной памяти, выход 25 старших разрядов адреса и выход 24 младших разрядовадреса устройства соединены соответственно с адресными входами старшихи младших разрядов отладочной памяти. Потенциал высокого уровня на управляющем выходе 21 устройства соответствует режиму записи данных в от 140 ладочную память, потенциал низкого уровня - режиму чтения из отладочной памяти,Допустим, что в данной конфигурации отлаживаемой системы отсутству ет второй абонент Аб, т.е. к ЭВМ подключен реальный абонент Аб и вместо второго абонента Аб подключается зона отладочной памяти, определяемая базовым адресом, установЮ ленным на регистре 8, В начале работы в зависимости от конфигурации отлаживаемой системы по входам 28 и 29 производится установка триггеров 15 и 16, соответствующих зонам ОП, ими 15 тирующим в процессе отладки соответственно первый Аб и второй Аб абоненты. По входам 26 и 27 производится установка регистров 7 и 8, определяющих базовый адрес зон отладочной памяти, выделенных для имитации первого и второго абонентов. В рассматриваемом варианте системы с выхода триггера 15 на второй вход элемен 25 та И-НЕ 5 поступает запрещающийпотенциал низкого уровня, а с выхода триггера 16 на второй вход элемента И-НЕ 6 - разрешающий потенциал высокого уровня. В начале каждого цикла обмена (в адресной части цикла) на информационных входах/выходах 19 устройства устанавливается адрес, который через элемент НЕ 31 коммутатора 1 переписывается в регистр 2 по переднему фронту сигнала 35 "ОБМ", поступающему на вход 20 пуска устройства.Старшие разряды адреса - базовый адрес - (в рассматриваемом примере один разряд адреса) поступают на вход дешифратора 11 исходного базового адреса, Каждый выход дешифратора 11 соответствует определенной зоне отладочной памяти. В рассматриваемом примере потенциал низкого 45 уровня на первом выходе дешифратора 11 соответствует выбору зоныотладочной памяти, имитирующей первый абонент Аб, соответственно потенциал низкого уровня на втором 50 выходе дешифратора 11 - выбору зоны, имитирующей второй абонент Абг. Допустим, что на входы/выходы 19 устройства поступает с шин А/Д ЭВМ адрес абонента А 61. После расшифровки исходного базового адреса на первом выходе дешифратора 11 формируется потенциал низкого уровня, а на второй - высокого уровня. Соответственно на выходе элемента НЕ 12 и первом входе элемента И-НЕ 5 появляется потенциал высокого уровня, а на выходе элемента НЕ 13 и первом входе элемента И-НЕ 6 - потенциал низкого уровня. На выходе элемента И-НЕ 5 и первом входе элемента И-НЕ 9 формируется потенциал высокого уровня, на выходе элемента И-НЕ 6 и втором входе элемента И-НЕ 9 - также потенциал высокого уровня. При этом на выходе элемента И-НЕ 9, вторых входах элементов И 3 и 4 формируется запрещающий потенциал низкого уровняНа третьем и четвертом входах элемента 2 И-ИЛИ-НЕ 10 формируется соответственно разрешающий потенциал высокого уровня и запрещающий потенциал низкого уровня. Соответственно на выход 25 устройства через элемент НЕ 14 передается от регистра 7 базовый адрес первой зоны ОП. Далее с информационных входов/выходов 21 устройства адрес снимается.В режиме чтения данных на входе 17 записи устройства и соответственно на первом входе элемента И 3 присутствует потенциал высокого уровня, а на вход 18 чтения и соответственно на первый вход элемента И 4 поступает сигнал высокого уровня "ДЧТ". При этом на управляющий выход 21 устройства поступает потенциал низкого уровня, определяющий режим чтения из отладочной памяти, и производится чтение данных по адресу, установленному на выходах 24 и 25 устройства (адрес первой зоны отладочной памяти), на вход 22 данных устройства. Так как на управляющем входе коммутатора 1 формируется запрещающий потенциал низкого уровня, данные из отладочной памяти с входа 22 устройства через элемент 30 коммутатора 1 на входи/выходы 19 устройства и соответственно на шины А/Д ЭВМ не проходят. Таким образом, чтение данных из зоны отладочной памяти, имитирующей абонент Аб 1, на шины А/Д системы запрещено, что соответствует выбраннойконфигурации отлаживаемой системы (абонент Аб, - реальный), т.е. чтение информации ло указанному ад128 10 20 25 30 35 40 45 50 ресу может происходить только из реального абонента Аб .В режиме записи данных на входе18 чтения присутствует потенциал низкого уровня, а на вход 17 записин нпоступает положительный сигнал ДЗПНа управляющем выходе 21 устройства и управляющем входе коммутатора 1, как и в режиме чтения, сохраняется потенциал низкого уровня, чтосоответствует режиму чтения из отладочной памяти. Данные, прочитанныеиз отладочной памяти по адресу, установленному на выходах 24 и 25 уст ройства (адрес первой зоны), с входа 22 данных через коммутатор 1 навход/выход 19 не проходят. Следовательно, и в режиме записи обмен сотладочной памятью по адресу реального абонента Аб 1 не происходит.Допустим, что при выбранной конфигурации отлаживаемой системы (абонент А 61 - реальный, абонент Аб 2имитируется зоной отладочной памяти)на входы/выходы 19 устройства в адресной части цикла обмена с ЭВМ поступает адрес абонента Аб. По сигналу "ОБМ", поступающему на вход 20пуска, адрес переписывается в регистр 2. После дешифрации старихразрядов адреса (базового адреса)на первом невыбранном выходе дешифратора 11 формируется потенциал высокого уровня, а на втором выбранном -низкого уровня, Соответственно навыходе элементов НЕ 12 и первомвходе элемента И-НЕ 5 появляетсяпотенциал низкого уровня, а на выходе элемента НЕ 13 и первом входеэлемента И-НЕ 6 - потенциал высокого уровня. На выходе элемента И-НЕ 5и первом входе элемента И-НЕ 9 формируется потенциал высокого уровня,оа на выходе элемента И-НЕ 6 и втором входе элемента И-НЕ 9 - потенциал низкого уровня. При этом на выходе элемента И-НЕ 9, вторых входахэлементов И 3 и 4, четвертом входеэлемента 10 формируется разрешающийпотенциал высокого. уровня, а на третьем входе элемента 10 - запращающий потенциал низкого уровня,Соответственно с выхода регистра 8 через элементы 10 и 16 на выход 25 старших разрядов адреса устройства проходит присвоенный базо -вый адрес зоны отладочной памяти,имитирующий абонент Аб . Далее с ин 2140 6 формационных входов/выходов 19 устройства адрес снимается. В режиме чтения данных на входе 17 записиприсутствует потенциал низкого уровня, а на вход 18 чтения поступаетположительный сигнал "ДТФ. При этомна управляющем .выходе 21 устройства присутствует потенциал низкого уровня, соответствующий режиму чтения из отладочной памяти, и происходит чтение данных по адресу, установленному на выходах 24 и 25 устройства, на вход 22 данных устройства. Так как при поступлении сигнала "ДЧТ" на выходе элемента И 4и соответственно на управляющем входе коммутатора 1 формируется разрешающий сигнал высокого уровня, данные с входа 22 данных устройства проходят через коммутатор 1 на вход/ выход 19 устройства.Таким образом при выбранной конфигурации отлаживаемой системы происходит чтение информации по адресу абонента Абг из зоны отладочной па- мяти, отведенной для имитации абонента АбВ режиме записи после снятия адреса на входах/выходах 19 устройства устанавливаются данные, на входе 18 чтения устанавливается потенциал низкого уровня, на вход 17 записи поступает положительный сигнал записи "ДЗП.Так как на вторых входах элементов И 3 и 4 присутствует потенциал высокого уровня, соответственно на выходе элемента И 4 формируется запрещающий потенциал низкрго уровня, а на выходе элемента И 3, управляющем выходе 21 устройства - положительный сигнал, соответствующий режиму записи в отладочную память. В результате данные с входа/выхода 19 устройства через элемент НЕ 31 коммутатора 1 проходят на выход 23 данных устройства и далее записываются в отладочную память по адресу, установленному на выходах 24 и 25 устройства. В результате при выборе адреса имитируемого абонента Абд происходит обмен информацией между ЭВМ и зоной отладочной памяти, отведенной для имитации данного абонента. Ф о р м у л а и з о б р е т е н и я Устройство л, я модификации адреса зон памяти ири г тлалкс программ.содержащее коммутатор, регистр адреса, первый и второй элементы И,первый, второй и третий элементы И-НЕ,первый и второй регистры базовогоадреса, элемент 2 И-ИЛИ-НЕ, причем 5информационный вход-выход устройствачерез двустороннюю магистраль соединен с информационным выходом-входомкоммутатора, входы записи, чтения иОпуска устройства соединены соответственно с первым входом первого элемента И, с первым входом второго элемента И, с входом записи регистра адреса, выходы младших разрядов которогосоединены с выходами младших разрядов адреса устройстваинформационный выход коммутатора соединен с информационным входом регистра адресаи является информационным выходомустройства, вход данных устройствасоединен с входом данных коммутатора,выход второго элемента И соединен суправляющим входом коммутатора, первый и второй входы задания базовогоадреса устройства соединены с входами начальной установки соответственно первого и второго регистров базо-.вого адреса, выходы которых соединены соответственно с неРвым и вторымвходами элемента 2 И-ИЛИЙ.НЕ, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения функциональных возможностей и сокращения объема отладочной памяти, в него введены дешифраторбазового адреса, первый, второй итретий элементы НЕ, первый и второйтриггеры зон, причем выход старшихразрядов регистра адреса соединен свходом дешифратора базового адреса,первый и второй выходы которого соединены соответственно с входами первого и второго элементов НЕ, выходпервого элемента НЕ соединен с первым входом первого элемента И-НЕ итретьим входом элемента 2 И-ИЛИ-НЕ,выход второго элемента НЕ соединен спервым входом второго элемента И-НЕи четвертым входом элемента 2 И-ИЛИ-НЕ,выход которого через третий элементНЕ соединен с выходом старших разрядов адресов устройства, выходы первого и второго элементов И-НЕ соединены соответственно с первым вторымвходами третьего элемента И-НЕ, выход которого соединен с вторыми входами первого и второго элементов И,выход первого элемента И являетсявыходом записи устройства, третий ичетвертые входы задания зоны подмены устройства соединены с входамиустановки соответственно первогои второго триггеров, единичные выходы которых соединены с вторыми входами соответственно первого и вто -рого элементов И - НЕ,1282140 Сигало СоставительТехред В.Кад Корректор М Макс ека едакто 7 аз 7268/48 Тираж ВНИИПИ Государств по делам изобре 113035, Москва, Ждписн нного комитета СС рытий енин и от Раушская а роизводственно-полиграфическое предприятие, г, Ужгород, ул. Проект