Устройство для контроля интегральных микросхем оперативной памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 94 С 11 С 2900 КОМИТЕТ СССР ТЕНИЙ И ОТНЯТИИГОСУДАРСТВЕНПО ДЕЛАМ ИЭОБРЕ ИСАНИЕ ИЗОБРЕТ ИЯ,СТВ СР О. 8.ТЕщислипольроля К АВТОРСКОМУ СВИДЕ(56) Авторское свидетельство СВ 947913, кл. С 11 С 29/00, 19Авторское свидетельство СССУ 530287, кл, С 01 К 31/28, 19(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНГРАЛЬНЫХ МИКРОСХЕМ ОПЕРАТИВНОЙ(57) Изобретение относится к вьтедьной технике и может быть ис.зовано для функционального конт интегральных микросхем оперативнойпамяти. Целью изобретения являетсяповышение достоверности контроля.Устройство содержит генератор импульсов, цифровой компаратор, регистратор брака, счетчик-делитель,коммутатор, счетчик адреса, мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,элемент развязки. В устройстве обеспечивается формирование тестовой последовательности, использующей в качестве данных для проверки прямыеи инверсные значения всех разрядовадреса контролируемой микросхемЫ па",мяти. 1 ил.1275548 2, цу, т.е, в памяти пропишется инфор мация Изобретение относится к вычислительной технике сможет быть использовано для.фуйкционального контроляинтегральных микросхем оперативнойпамяти.5Целью изобретения является повышение достоверности контроля.На чертеже представлена функциональная схема устройства.Устройство содержит генератор 1 10импульсов, цифровой компаратор 2,ре"гистратор 3 брака, счетчик-делитель4, коммутатор 5, счетчик б адреса,мультиплексор 7, элемент ИСКЛЮЧАЮЩЕЕИЛИ 8, элемент 9 развязки, управляющий вхоД 10, информационный вход 11,первый 12 и второй 13 управляющиевыходы, а также адресный 1.4 и информационный 15 выходы.Устройство работает следующим об Оразом.В исходном состоянии регистратор3 брака находится в состоянии "Негоден" и низким уровнем напряжейияс выхода блокирует по установочному 25входу счетчик б адреса, выходы которого находятся. в нулевом состоянии.При подаче сигнала "Пуск" на управля,ющий вход 10 устройства регистратор 3 брака переходит в режим "Годен" и разрешает счет счетчику 6 адреса,на, вход которого поступает одна из частот с выхода счетчика-делителя 4. Частота устанавливается коммутатором 5 в зависимости от быстродействия испытуемой микросхемы оперативной памяти, Все выходы счетчика б адреса находятся в нулевом состоянии, поэтому (и + 1)-й выход. задает режим "Запись" для испытуемой микро 4 ф . схемы памяти по первому управляющему выходу, а также запрещает работу цйфрового компаратора 2. На адресный выход 14 устройства поступают все нули, 45 0101010101,1010101010,зз после чего произойдет сравнение, запись инверсной информации 1100110011001100Мультиплексор 7 коммутирует информацию с младшего разряда счетчика 6 адреса, так как на его управляющие входы поступают нулевые сигналы.Информация с мультиплексора 7, не инвертируясь на схеме ИСКЛЮЧАЮЩЕЕ ИЛИ 8, поступает на информационный вход 15 устройства. Таким образом, первым тактовым импульсом ло нулевому адресу в испытуемую микросхему запишется ло 1 ический нуль. Следующий тактовый импульс добавит единицу к адресу и по этому адресу запишет единиКогда пропишется вся память,(п + + 1)-й разряд счетчика б адреса установится в состояние единицы, что разрешит работу цифрового компара- . тора 2 и переведет режим работы испытуемой микросхемы памяти в режим "Чтение", а п младших адресных разрядов двоичного управляющего счетчика обнуляется. Теперь в каждом тактовом импульсе происходит сравнение записанной в испытуемую микросхему памяти информации с младшим адресным разрядом, поступающим через мультиплексор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 на вторую группу входов цифрового компаратора 2. Если хотя бы по одному адресу произойдет несравнение, то регистратор брака 3 перейдет в состояние "Не годен" и заблокирует счет счетчика 6 адреса. Если несравнения не произошло, то счетчик досчитает до (и + 2)-х на (и + 2)-м выходе появится единица а младшие (и + 1) разряды счетчика обнулятся. В этом случае цикл записи начинается снова, аналогично описанному способу, с той лишь разницей,что элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 начинает инвертировать информа" цню с младшего адресного разряда, а в испытуемую микросхему памяти пропишется инверсная информация после чего произойдет сравнение запйсанной информации с эталоннойЕсли не произошло несравнение,то(и + 3)-й разряд счетчика 6 адресаустановится в единицу, а (п + 2)младших разрядов счетчика 6 адреса обнулятся.В этом случае через мультиплексор 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ8 на информационный выход устройствапоступает информация со следующегоадресного разряда и в память пропишется информация 0011001100110011, 12и опять сравнение. Точно таким же образом происходят циклы записи чтения для всех остальных адресных выходов счетчика 6 адреса. Две последние комбинации, когда память прописывается старшим адресным кодом, выгля,дят следующим образом:1000000111111111111000000,где нули и единицы занимают ровно половину объема испытуемой микросхемы.Если в течение определенного времени (характерного для каждого типа испытуемой микросхемы) не произошло несравнения, микросхема признается годной.Формула изобретенияУстройство для контроля интегральных микросхем оперативной памяти,содержащее генератор импульсов, цифровой компаратор и регистратор брака, первый вход которого является управляющим входом устройства, о т л и - ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены счетчик-делитель, коммутатор, счетчик адреса, мультиплек 75548 4сор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент развязки, причем вход счетчикаделителя подключен к выходу генератора импульсов, а выходы соединены свходами коммутатора, выход которогоподключен к синхровходу счетчика адреса и является первым управляющимвыходом устройства, выходы первойгруппы счетчика адреса соединены с 1 а входами элементов развязки и информационными входами мультиплексора,управляющие входы которого подключены к входам второй группы счетчикаадреса, а выход соединен с вторымвходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому ин"формационному входу цифрового компа-.ратора и является информационнйм выходом устройства, один выход счет щ чика адреса соединен с управляющимвходом цифрового компаратора и является вторым управляющим выходом устройства, а другой в яход подключен кпервому входу элемента ИСКЛЮЧАЮЩЕЕИЛИ, второй информационный вход цифрового компаратора является информационным входом устройства, а выходподключен к второму входу регистратора брака, выход которого соединенс установочным входом счетчика ар- реса, выходы элементов развязки являются адресными выходами устройства.1275548 оставитель О.Исае ехред Л.Олейник рректор А,Обручар фактор Л.Гратьлло акаэ 6569/46 ое роиэводственно-полиграфическое предприятие, г,ужгород, ул.Проектная,4 Тираж 543 ВНИИПИ Государственного к по делам иэобретений и 113035, Москва, Ж, Рау