Патенты с меткой «памяти»

Номер патента: 951407

Опубликовано: 15.08.1982

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: блоков, коррекции, ошибок, памяти

...второй вход третьей схемысравнения подключен к выходу второй схемы сравнения, первый и второйвход которой подключены соответственно к выходу первого шифратора ико второму выходу дешифратораСхема устройства представленана чертеже.Устройство содержит информационный регистр 1 и регистр контрольныхразрядов 2, коммутатор 3, шифраторы11 и 5 схемы сравнения 6, 7 и 8,дешифратор 9, блок управления 10и накопитель 11.Уст рой ст во работа ет следующим образом,В режиме записи блок управления10 разрешает прохождение церез коммутатор 3 на входы шифратора чинформационных сигналов, хранимых в информационном регистре ), одновременно эти информационные сигналы подаются на входы накопителя 11(на выход устройства). Шифратор формирует контрольные...

Номер патента: 951408

Опубликовано: 15.08.1982

Авторы: Бутаков, Флейш

МПК: G11C 29/00

Метки: блоков, памяти

...Счетчик 6 обнуляется ипроверка начинается с "нулевой" ячейки блока 1 памяти, в счетчик 12 вводится по входам 16 уставка, знацениекоторой (где 1 - целое число)определяет число переходов из ячейкиблока 1, задаваемой кодом счетчика 6, в ячейки, номера которых формируются случайным образом блоком 7.Блок 2 управления сигналами обращения переключает триггер 13, с выхода 15 которого поступают сигналына запуск счетчика 12 и на тактовыйвход генератора 7, Выход 14 триггера13 попеременно подключает церез мультиплексор 5 к адресным шинам блока5 1 О 15 20 25 30 Формула изобретения 35 40 45 50 55 5 951 памяти выходы счетчика 6 или выходы генератора 7.Таким сбразом, последовательно осу.ществляется проверка переходов из.определенной ячейки блока 1...

Номер патента: 953639

Опубликовано: 23.08.1982

Авторы: Нестеренко, Плясов, Супрун

МПК: G06F 11/18, G06F 11/20

Метки: интерфейс, мажоритарно-резервированный, памяти

...на фиг. 5 - структурная схема дешифратора-шифратора;на фиг, 6 - структурная схема регистра неисправноСти памяти,Предлагаемый мажоритарно-резервированный интерфейс памяти (фиг. 1 а"1 Ь) содержит три канала 1. Каждыйканал 1 содержит коммутатор 2 памяти, индикатор 3 брака, блок 4 реконфигурации, блок 5 признака канала,дешифратор-шифратор 6, блок 7 сравнения, блок элементов ИЛИ 8, мажоритарный блок 9 выходной информациипамяти, мажоритарный блок 10 входнойинформации памяти, мажоритарный блок1 О 7 95311 адреса и мажоритарный блок 12 управления, выход которого соединен с управляющим выходом каналаБлок элементов ИЛИ 8 представляет собой Элемент ИЛИ, число входов ,5 которого равно разрядности информации, Названия "мажоритарный блок" и...

Номер патента: 955194

Опубликовано: 30.08.1982

Авторы: Ваняшев, Мякиньков, Тищенко

МПК: G11C 7/20

Метки: блоках, информации, мноп, памяти, стирания, транзисторах

...объединенын являютсявходом25 запуска устройства,а выход дополнительного адресногоформирователя подключен кдругим выводам резисторов и черезключ - к шине нулевого потенциала.На чертеже представлена структур- .30, ная схема предлагаемого устройства.В его состав входят адресные формирователи 1 импульсов стирания, на- копитель 2, дешифратор 3 адреса, дополнительный адресный формирователь 4 нагрузочные элементы на резисторах 5 и ключ б, 5Устройство работает следующим образом.В режиме выборочного стирания ключ б открыт и нагрузочные резисторы 5 подключены к нулевой шине. В режиме 10 общего стирания информации внешний сигнал запуска поступает на шину 7, .объединяющий входы дополнительного ацресного формирователя 4 и ключа б, который при...

Номер патента: 955195

Опубликовано: 30.08.1982

Авторы: Поляшов, Соболев, Суворов

МПК: G11C 17/00, G11C 7/00

Метки: блок, записи, информации, памяти, постоянной, программируемой

...такты;Т - начало записи кода а в блокпамяти, 25Т, - конец записи кода О;временной интервал непосредственно записи в блокпамятиУстройство работает следующим об разомо Процесс записи информации в блок памяти можно разбить,на два этапа: первый этап - этап ожидания или этап подготовки информации, когда происхо дит смена адреса и данных, подлежащих записи, и второй этап - этап непосред" ственно работы устройства, который ,состоит из а рабочих тактов, а каждый такт, в свою очередь, подразделя ется на два временных интервала: первый - считывание из блока памяти и второй - запись в блок памяти.На этапе подготовки устанавливается необходимый адрес Ь на выходе ком" 45 мутатора 8 и данные с на выходе блока 1 (Фиг,2),В момент Т с выхода блока 1...

Номер патента: 955201

Опубликовано: 30.08.1982

Авторы: Есиков, Хмелевский

МПК: G11C 11/14

Метки: блоков, памяти, сигналов, считывания, ферроакустических

...усилителей, входы которых подключенык выходам соответствующих блоков 15 вычитания.На чертеже показана схема устройства для считывания сигналов изферроакустических блоков памяти.Устройство содержит управляемыеусилители 1 и 2, детектор 3, аттенюатор 4 и блоки 5 и б вычитания, Выходы усилителей соединены с выходными шинами, входы блоков вычитания -с входными шинами.Устройство работает следующим образом.Последовательность импульсов напряжения с основного носителя ферроакустического блока памяти посту пает на вход блока 5, а последова- в955201 Формула изобретения Составитель В. КостинРедактор Н. Гришанова Техред Т.Фанта КорректорЕ, Рошко Заказ б 60 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий...

Номер патента: 955203

Опубликовано: 30.08.1982

Авторы: Бикмухаметов, Тахаутдинова, Трусфус

МПК: G11C 15/00, G11C 7/00

Метки: ассоциативной, информации, памяти, считывания

...в многозначный ответ.Устройство для считывания информации из ассоциативной памяти (фиг. 1)45содержит запоминающие МДП-транзисторы 1,1-1,8, три группы входных МДПтранзисторов 2-13, три группы выходных МДП-транзисторов 14-25, дополнительные переключающие МДП-транэисторы 26 и 27, переключающие МДП-транзисторы 28.1-28,8, образующие блок29 выработки овета, словарные шины30, адресные шины 31-33, используемые при опросе, адресные шины 34-36,используемые для формирования адресовсчитанных слов. Блок 29 имеет выход37, являющийся выходом устройства,У"тройство (фиг, 1) работает следующим образом. ОВ начале работы на транзисторы 1.1-1.8 подают сигналы из соответствующих ячеек памяти (не показаны), удовлетворяющих заданному критерию...

Номер патента: 955205

Опубликовано: 30.08.1982

Авторы: Демченко, Марютин

МПК: G11C 17/00

Метки: блоков, памяти, постоянной, программирования, электрического

...для сигнала стробирования.устройство работает в двух режимах занесения информации и контроля.Режим занесения информации. По команде "Пуск" блок 1 (фиг. 1) выра- батывает командный сигнал, синхронный с тактовой частотой, поступайшей на вход 15 (фиг. 1 и фиг. 2). Первый командный сигнал не проходит на вход блока. 2 (фиг, 1), что соответствует сохранению исходного состояния. Код из блока 2 дешифруется и поступает на входы ключей 5 элемента И-ИЛИ 8 и датчика 11. Наличие сигнала на первом выходе блока 2 соответствует выбору соответствующего разряда блока б памяти. На входы элемента И-ИЛИ 8 поступают сигналы с выходов блока 9. Совпадение сигналов в элементе И-ИЛИ 8, поступающих с выходов блока 2 и блока 9, соответствует наличию...

Номер патента: 955206

Опубликовано: 30.08.1982

Авторы: Исаенко, Тафель

МПК: G11C 21/00

Метки: памяти, регенерацией

...одновре 1 менно сигнал одного из выходов дешиф ратора 2 записывает "0" в элемент 3 памяти, соответствующей выбранной строке ОЗУ адрес строки определяется младшими разрядами адреса обращения),По окончании временного интервала 60не превышающего допустимое время хранения, блок 8 управления анализирует состояние выхода элемента ИЛИ 4, Нуль на выходе элемента ИЛИ 4 означает, что все вспомогательные элементы 65 3 памяти обнулены, т,е, к всем строкамОЗУ на интервале Т обращался подьзователь, следоватедьно, ни одна изстрок в регенерации не нуждается иблок 8 управления цикла регенерациине организует, Единица на выходе элемента ИЛИ 4 означает, что имеютсястроки, нуждающиеся в регенерации,поскольку пользователь к ним не обраЩался, в этом случае...

Номер патента: 955208

Опубликовано: 30.08.1982

Авторы: Анисимов, Криворотов, Летнев, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...третьего подциклакуда и будет записан код "1". Такимобразом, блок 15 оперативной памяти,:заполненный в первом подцикле всеминулями, заполняется в следующих подциклах единицами, т.е. проходит процесс "набегания" единиц, характерныйдля теста "Дождь". Когда пройдет Аподциклов, коды на нходе полусумматора 11 будут инверсными и весь блок15 будет заполнен единицами. В следующие А подциклов точно также, начиная с последнего адреса, код единиц сменится кодом нулей. Через 2 Аподциклов заканчивается .полный период теста,Рассмотрим работу устройства приФормировании теста типа "Адресныйкод". В этом случае управляющие сигналы с блока 1 подключают к входамрегистра 3 числа выходы счетчика 14(через коммутаторы 12 и 10),Работа коммутаторов 10 аналогична...

Номер патента: 955210

Опубликовано: 30.08.1982

Авторы: Андреев, Иванов, Поскребышев, Романов

МПК: G11C 29/00

Метки: блоков, памяти

...на вторые входы которой поступает для сравнения информация (эталон) с выходов соответствующих коммутаторов 3 -3(фиг, 1). При несовпадении считанной и эталонной информации сиг-. налы с выхода 8 схемы 4 сравнения /поступают в блок 1 управления, где фиксируется отказ или сбой. При совпадении блок 1 управления осуществляет следующий цикл запиСи. Такая зайись и считывание со сравнением выявляет взаимное влияние меж ду разрядами контролируемого блока 5 памяти, так как информация на выходе любого разряда будет инверсной по отношению к информации на выходах всех остальных разрядов. В последующих циклах записи и считывания со сравнением блок 1 (фиг, 1) выдает на управляющий вход б соответствующего коммутатора 3 -3разрешение на прохождение на...

Номер патента: 955211

Опубликовано: 30.08.1982

Авторы: Евстафьев, Твеленев, Фомин, Швалев

МПК: G11C 29/00

Метки: блоках, защиты, информации, отключении, памяти, питания

...сигнала "Выбор микросхемы" 1 Овход 5 внешнего источника питания,формирователь б сигналов разблокировки, первый 7 и второй 8 триггеры,первый 9 и второй 10 элементы ИЛИ-НЕ,первый Формирователь 11 выходных сигналов, управляющий входом питанияблока памяти, и второй формирователь12 выходных сигналов, упранляющий выбором микросхемы блока памяти,Устройство работает следующим образом,Если уровень сигнала, поступающего от внешнего источника питания повходу 5, становится ниже определенного уровня, формирователь 3 вырабатывает сигнал, который поступает навход элемента ИЛИ-НЕ 9, а переключатель 2 переключает питание устройстваи блоха памяти на резервный источник1, например батареи питания. Еслив это время на вход элемента ИЛИ-НЕпоступает сигнал...

Номер патента: 955213

Опубликовано: 30.08.1982

Авторы: Ладыгин, Лузан, Озеров, Савоськин

МПК: G11C 29/00

Метки: блоках, информации, коррекции, памяти, постоянной

...С(фиг. 2) для блока 1 (Фиг. 1) постоянной памяти.Распределение информации по разрядам блока 1 постоянной памяти и накопителя 2 следующее.Разряды накопителя 2: О, 1, 2,и, и + 1, и + 2, и + 4; разрядыблока 1 постоянной памяти: О, 1, 2,и, и + 1, и + 2, где разрядыО, , и - информационные; и + 1,и + 2 -.контрольные; и + 3, и + 4разрЯды, в которых указан уточненныйадрес ячейки накопителя 2, 60При уточнении принадлежности ячейки накопителя,2 ячейке блока 1 постоянной памяти происходит сравнениесостояния разрядов регистра 3 (фиг.1)с разрядами (и + 3) и (и + 4) инфор" 65 мации накопителя 2, в которых указануточненный адрес. ячейки, Сигналы свыходов регистра 3 поступают на первые входы элементов И 4 и 5 (фиг. 1).На вторые входи элементов И 4 и 5...

Номер патента: 957276

Опубликовано: 07.09.1982

Авторы: Варнаков, Вершков, Парфенов, Прокошенков, Чумакова

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...12 и далее вовнешнее устройство. Одновременно блок 4выдает во внешнее устройство через выход17 сигнал сопровождения текущего числа,свидетельствующий о наличии информациина выходах 12,После считывания первого числа внешнееустройство посылает по входу 15 в блок 4сигнал разрешения передачи числа, по которому блок 4 обеспечивает считывание информации из второй ячейки блока 11 памяти и т,д., пока не будет передан во внешнееустройство весь массив информации из блока 11, размер которого определяется такжевнешним устройством.5В контрольных режимах устройство работает следующим образом.В случае проверки операндных цепей вустройство записываются и далее считываются заранее известные эталонные массивы, 20при этом работа устройства аналогична...

Номер патента: 957278

Опубликовано: 07.09.1982

Авторы: Бардин, Павлюков, Штолик

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...соотношения сигналов управления задаются программой из блока 4, Это обеспечивает возможность автоматически выставлять временные параметры и. соотношения сигналов в широком диапазоне с высокой точностью, что является важным критерием при разработке контрольно-диагностических систем для проверки быстродействующих устройств. Считанная информация по входам 6 через блок 5 поступает в блок 10, где под воздействием управляющих сигналов блока 4 и блока 11 осуществляется ее обработка и поразрядное сравнение с эталонной. При считывании неверной информации вырабатывается сигнал сбоя, поступающий в блок 4, и под воздействием его происходит останов работы устройства. В индикаторе 14 регистрируется сбойный разряд считанной информации из ОЗУ, номер...

Номер патента: 957279

Опубликовано: 07.09.1982

Авторы: Лучин, Самсонов

МПК: G11C 29/00

Метки: оперативной, памяти

...адресами выбранных ячеек контролируемого ОЗУ,По окончании процесса занесения информации из блока 2 (фиг 1) в вышеперечисленные блоки устройства,. блок 1 (фиг. 1и 3) вырабатывает команду, по которой блок9 (фиг. 1 и 2) формирует сигналы приращений кодов, увеличивающие или уменьшающие содержимое счетчиков 3 - б (фиг. 1)в моменты прихода тактовых импульсов отблока 1 (фиг. 3), а также сигналы для мультиплексора 10 (фиг. 1), посредством которыхпоследний осуществляет подачу сигналов свыходов разрядов счетчиков 3 - 6 к узлу14 для включения объекта контроля и дляформирователя 13 (фиг. 1), по которым последний изменяет информацию, поступающуюна входы узла 14 и дискриминатора 11(фиг. 1).Работа блока 9 (фиг. 2) происходит следующим образом.В...

Номер патента: 960953

Опубликовано: 23.09.1982

Авторы: Омельченко, Педченко, Плотников, Садыгов, Селезнев

МПК: G11C 11/34, G11C 17/00

Метки: памяти, элемент

...заряда или накопление положительного заряда.При этом величина потенциала плоских зон элемента памяти делается- более отрицательной. Таким образом,в зависимости от полярности и амплитуды поляризующего импульса напряжения, предварительно поданногона металлический электрод 5 величина потенциала плоских зон элемента Г памяти может принимать разные значения, Два из крайних значений потенциала плоских зон принимается за положения окна переключения элемента памяти. В первом случае элемент памяти находится в состоянии логической,1, а во втором случае он находится в состоянии логического 0, В режиме работы элемента памяти производится многократное переключение его.из одного логического состояния в другое.Испытания элемента памяти, у...

Номер патента: 960958

Опубликовано: 23.09.1982

Авторы: Аржеухов, Киселев, Малюк, Хацкевич

МПК: G11C 29/00

Метки: блоков, памяти

...накопитель 5 из дополнительного коммутатора 6 на узел 19 сравнения блока 2 экстраполяции поступает код спрогнозированного времени, в течение которого не произойдет отказа сбойного участка носителя.В узле 19 сравнения этот код сравнивается с заданным с блока 13 управления кодом требуемого времени нормальной работы и при превыении его подается сигнал на блок 14 индикации и на блок 13 управления.20 ления. 25 30 35 45 50 65 При поступлении с блока 10 определения адреса сбоя на блок 13 управления кода адреса другой эоны блокируется в коммутаторе 9 поступление информации в накопитель 5 и блок2 экстраполяции и растянутые кодовые слова поступают в преобразователь 15 информации, где они сжимаются к исходному (до записи) видуи оттуда поступают в...

Номер патента: 960960

Опубликовано: 23.09.1982

Авторы: Бецков, Бороденко, Выпирайло, Пономаренко, Пшеничный, Стеценко, Черныш

МПК: G11C 29/00

Метки: блоков, многоканальное, оперативной, памяти

...выходах схем 11 и 12сравнения сигнал появляется при несовпадении записываемой и считаннойинформации относительно столбца (одного адреса) блоков 7 и 8, а на втоТехнико-экономическое преимущество предложенного устройства заключается в его более высокой, по сравнению с известным, надежности, а также в возможности одновременного контроля нескольких блоков оперативной памяти1 формула изобретения рых выходах - сигнал появляется при несовпадении записываемой и считанной информации относительно соответствующего цикла контроля.Сигналы с первых выходов схем 11 и 12 сравнения поступают на вторые 5 входы коммутаторов 15 и 16, с выхода которых в накопитель 36 передается адрес (номер столбца) блоков 7 и 8Сигналы со вторых выходов схем 11 и 12...

Номер патента: 963094

Опубликовано: 30.09.1982

Авторы: Авинов, Галактионов, Карый, Севериновский, Чубаров

МПК: G11C 11/14

Метки: блок, памяти

...29-31 амплитуды тока, например, резисторы, компенсирующие индуктивные элементы 32-34, например, дроссель, шунтирующие элементы 35 и 36,магнитопленочны элементы 37 памяти, разрядные шины 38На чертеже изображена также часть схемы запоминающего устрой ва - коммутатор 39 числовых шин с блоком 40 компенсации. Каждый из индуктивных элементов 32-34 последовательно с одним из ограничителей 29- 31 амплитуды тока подключен между входами рядом расположенных элементов 15-20 выборки смежных групп 1-4, например, элементов 18 и 19 групп 1 и 2, шунтирующий элемент 35 подключен параллельно первой числовой шине 5, а шунтирующий элемент 36 подключен параллельно последней числовой шине 14. Концы нечетных числовых шин 5,7 .,13 и начала четных...

Номер патента: 963098

Опубликовано: 30.09.1982

Авторы: Голик, Елинсон, Орликовский, Пашинцев, Перов, Топешкин, Шмелев

МПК: G11C 11/42

Метки: оптоэлектронный, памяти, элемент

...первого ивторого полевых транзисторов,На чертеже показана принципиальнаяэлектрическая схема оптоэлектроннойячейки памяти (где Т и Т -первый ивторой полевые транзисторы; Т 3 и Т 4 первый и второй двузатворные полевыетранзисторы; О, Р и Э 3 - первый, второй и третий фотодиоды; Э, и 1) - первыйи второй светодиоды (диоды Ганна), Я,Й и Р - первый, второй и третий нагрузочные резисторы),функционирование оптоэлектронногоэлемента памяти в режимах записи, хранения и считывания информации происходит следующим образом,При записи "1" ("0) световой импульс подается на фотодиод 0 (Р), чтоприводит к погяжению потенциала ячейкизаписи и установлению триггера в устойчивоесостояние,соответствующее 1"( 0"). "1После снятия светового импульса сфотодиода Р.,...

Номер патента: 963107

Опубликовано: 30.09.1982

Авторы: Бессмертный, Минаев

МПК: G11C 29/00

Метки: блока, памяти

...входного регистра, другие входы которого соединены с шинами вводаинформации, выход схемы сравнения подклочен ко второму входу четвертого элемента И, выход которого соединен со вторымвходом второго элемента ИЛИ, другойвыход дешифратэра адреса подключен ксчетному входу второго триггера, нулевой и единичный выходы которого соединены соответственно с третьим входомпервого и вторым входом пятого элемента И, выход пятого элемента И подклю107 6 5 963 другие входы которого соединены с шинами 15 вводя информации. Выходы схемы 14 сравнения подключены ко второму входу четвертого элемента И 4, выход которого соединен со вторым входом вто 5 рого элемента ИЛИ 7, Другой выход дешифратора 13 адреса подключен к счетному входу второго триггера 9,...

Номер патента: 964649

Опубликовано: 07.10.1982

Авторы: Галкин, Дубинин, Петров, Чумакова, Шикерун

МПК: G11C 7/00

Метки: блоков, памяти, сопряжения

...в данный момент времени сигнала выводаТзьв на входе 27 на втором входе элемента И 10 присутствует разрешающий потенциал. При этом сигнал ввода проходит через элемент ИЛИ 12 и устанавливает триггер 6 в единичное состояние. Сигнал с пря" мого вйходатриггера 6 разрешает прохождение сигнала ввода через элемент И 17 на вход формирователя 2. Оигнал ввода запускает Формирователь 2, выходной сигнал которого разрешает прохождение на вход накопителя 5 очередного сигнала записи, сформиро",96465ванного формирователем 1, и переключает накопитель 5 в режим записи,Если сигнал вывода приходит после сигнала ввода, а цикл записи в нако- . пителе 5 не закончился (фиг. 2 а), сигнал вывода не пройдет через элемент И 14, так как сигнал ввода через элемент НЕ...

Номер патента: 964734

Опубликовано: 07.10.1982

Авторы: Бикмухаметов, Тахаутдинова, Трусфус

МПК: G11C 15/00, G11C 7/00

Метки: ассоциативной, информации, памяти, считывания

...когда достаточно выбрать одно из слов, входящих в многозначный ответ.30Устройство содержит (фиг. 1) группы элементов И 1-12 (элементы И 1-3 составляют первую группу, элементы И 4 и 5 - вторую, элементы И 6 и 7 третью и т,д,), элементы ИЛИ-НЕ 13-1535 элементы НЕ 16-18, блок 19 выработки :признака ответа, входные словарные шины 20, выходные бловарные шины 21-23, выходные адресные шины 24. Блок 19 имеет выход 25. 40Число групп элементов И 1-12 равно числу шин 20, содержащих вкодах адреса нули.Устройство. работает следующим образом. 45В начале работы производят опрос ассоциативной памяти. В результате опроса сигналы из ячеек памяти, удовлетворяющих заданному критерию поиска и составляющих многозначный ответ, в виде потенциалов поступают на...

Номер патента: 966695

Опубликовано: 15.10.1982

Авторы: Заблоцкий, Цесин

МПК: G06F 9/36

Метки: адреса, адресов, дисках, логических, магнитных, памяти, трансляции

...выход второго сдвигающего 1 фрегистра соединен с первым входом блокаэлементов И, управляющие входы сдвигающих регистров, коммутатора и второй входблока элементов И являются третьим входом узла, вторым выходом которого явля-щются выход элемента ИЛИ, входы которого соединены с выходом посЛеднего элемента И и с выходами знакового разрядавычитателей, входы уменьшаемого которых соединены с выходами регистров, чет.двертым входом узла являются входы вычитаемого вычитателей,На фиг 1 приведена структурная схема устройства для трансляции логическихадресов в адреса памяти на магнитныхдисках; на фиг. 2 - структурная схемаблока назначения; на фиг. 3 - функциональпая схема генератора расстановки;на фиг. 4 - функциональная схема блокауправления; на...

Номер патента: 968854

Опубликовано: 23.10.1982

Авторы: Иванисов, Павлов, Рыжов

МПК: G11C 11/40

Метки: мдп, памяти, транзисторах, ячейка

...напряжения. Если это усдовиенарушается, то, емкость между затвороми стоком, истоком существенно уменьшается. Таким образом, измерение напря:- жения на тактовой шине 7 будет передаваться на узловую емкость 10 толькодо тех пор, пока напряжение на тактовойшине 7 превышает напряжение на узловой .емкости 10, хотя бы на величину порогового напряжения, Поскольку в данном .случае на узловой емкости 10 запомнен40 уровень логической единицы, который незначительно отличается от уровня тактового импульса, то к емкостному делителю будет приложено небольшое изменение напряжения, равное разности между уров нями напряжения на тактовой шине 7 и уровнем логической единицы на узловой емкости 10. Это изменение напряжения вызовет изменение...

Номер патента: 968856

Опубликовано: 23.10.1982

Авторы: Друян, Новик, Сташин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...разрядов (2+и+2), (2+й+3) (2 и+3) сцетчика 2, а при с = 1 - высокочастотнуюадресную группу разрядов 2,3(2+к) счетчика 2, При х = 0 имеетместо команда "Запись" информации, апри х = 1 " команда "Чтение", которые производятся при подаче черезмультиплексор 4 на адресные входыблока 7 высокочастотной адресной группы, т.е, чтение всегда производитсяпо всему, полю адресов, перебираемыхвысокочастотной адресной группой, азапись производится по адресу, задан.ному низкочастотной адресной группой,которая сдвигает записываемую информацию по "медленно" перебираемым адресам,и после записи в каждый адрес происходит переключение на задание адремсов высокочастотной адреснои группои,когда производится считывание инфор"мации по всему пблю блока 7....

Номер патента: 970481

Опубликовано: 30.10.1982

Автор: Бурдиян

МПК: G11C 29/00

Метки: блоков, памяти

...01 с нулевого выхода триггера 7 постуйает на второй вход элемента И 2, при этом происходит останов. Счетчик 3 указывает адрес сбоя. Контрольный разряд, те. разряд, дополняющий до четности инФормацию в блоке 5, поступает на один из входов блока 9, на другой вход которого с выхода блока 8 поступает контрольный разряд адреса, и на выходе блока 9 формируется комби нированный контрольный разряд. Счет чик 10,подсчитывает число единиц комбинированного контрольного разря" да по всему массиву информации блока 5 памяти, Это число сравнивается схемой 11 сравнения с эталоном, установленным на блоке 12.Эталон для каждого блока 5 памяти определяется на этапе записи информации в него и представляет собой ф константу, которую и устанавливают вручную в...

Номер патента: 972588

Опубликовано: 07.11.1982

Авторы: Агапов, Богданова, Гузеев, Дегтярев, Дмитриев, Поликанов

МПК: G11C 7/00

Метки: блок, записью, информации, памяти

...поступающие на второй четвертый, седьмой и девятый элементы И 12,14,17 и 19. В зависимости от состояния управляющего триггера 10 открывается второй элемент И 12 и информация через перный элемент ИЛИ 21 поступает на соответствующий выход устройстна, или девятый элемент И 19 и инфор" мация через четвертый элемент ИЛИ 24 поступает на соответствующий выход устройства. Адрес для записи информации поступает с выхода первого счетчика 2 на второй вход четвертого элемента И 14 и через второй элемент ИЛИ 22 на соответствующий выход устройства или через седьмой элемент И 17, третий элемент ИЛИ 23 на соответствующий выход устройства. После записи информационного слова содержимое первого счетчика 2 увеличивается на единицу.При поступлении...

Номер патента: 972592

Опубликовано: 07.11.1982

Автор: Кутовой

МПК: G11C 11/40

Метки: памяти, ячейка

...2 и 4, инвертора 4, ключи 5 и 6. Первый ключ каждой пары выполнен на двух транзисторах 7, Ц и 7, 8, а второй - на транзисторе 9,9,третий и четвертый ключи55 фполнейы на транзисторах 10 и .11. Триггер 1 ячейки памяти выполнен на транзисторах 12-15, инвертор 4 выполнен на транзисторах 16 и 17, транзисторы 7, 10, 7, 1112 13 60 16 - с р-каналом, транзисторы 8 9., 8, 9, 14, 15, 17 - с и-каналом.Запоминающая ячейка работает следующим образом. 65 Если на входах 18 и 19 транзисторов 16 и 17 напряжение логической единицы положительной полярностиа на входе 20 напряжение логического нуля, то открываются транзисторы 8 и 10 и напряжениемлогического нуля с инвертора 4 открывается транзистор 71, транзисторы 9 и 11 закрыты. Благодаря выполнению в...