Патенты с меткой «памяти»

Номер патента: 1070605

Опубликовано: 30.01.1984

Авторы: Зиновьев, Пятошин, Семаков, Тузиков

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...И - я подматрица образова.на из нулевой матрицы порядка иединичной матрицы порядка и и приписанной снизу строки из П единиц.первая и й - я подматрицы проверсчной матрицы соответствуют контрольным разрядам, а.остальные ("1 -2)инФормационнич.Например, проверочная матр 1 лцан соответствии с которой вы 11 олненысоединения на Фиг, 1 имеет слеп".:-ющий вид". 1000 1000 1000 0000 0100 0100 0100 ОООО 0010 0010 0010 ОООО 0001 0001 0001 1000 0000 0001 ОООО 1000 0100 1000 0000 0100 0010 0100 1000 0010 0001 0010 0100 0001 0000 0001 0010 1111 два другими контрольныи выходамиустройства.На Фиг, 1 а,б,.в,г показана структурная схема устройства для исправления ошибок в й блоках памяти (дляй = 4 и о: 4); на Фиг, 2 - структурнаясхема генератора кода...

Номер патента: 1070607

Опубликовано: 30.01.1984

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...303 Нр. Мой БО ОЗУ) Выходы кото-ОГО ПОЛК,.:СаЕЦЬ К ПЕ:НОМУ ДЕШИфт;атОру 3 (2 - 4) . К "РЛТ Ктору 4 (2 П -ттт ).(:зт . рому ле:фрд тору 5 ( 2 -т 4 исумматору б о модую "Ва, Первь:йВХОД ДЕ:.И",Эра тсра э СВЯЗан с УправляЮЯим входом с.- лРкторс 4 . БыхОД Дешифа -о;За 3, имеюг:.Ий ст ат, с 2 г выходыселсктора 4, г.умматсра б по модлюД 3 а и ОГИ Ц 313 ВЫХОДОВ Т 3 ВОИга -ОГОсчгтт гика 2 тгодк 1:Очены к коцтоолируе-й БИО )чу 7 и Явтяются выходамиустрст.Стза. Бь:ход генератора 1 тактогг;.1.3 ЬСО. СОЕтиЕ- С СИНХРОЗвДЭ : 01ЦаТ/НОГО а ВЛИ 3 саТОРа 6 г ИНО,;МагиоПй В(ОД КОТО)ЭОГО ПОДКЛО:ец .; Выходу Б ОЗУ 7, а входгЭТ, СГО 1ОГО 1 СДКЛЮЧЕН К ВЬЗхоту 3 ц В 315 юегтуся стар им раз 1 эядомЛВОичгОГО счетгика 2 и к Второмувходу сумматора б по модулю...

Номер патента: 1073798

Опубликовано: 15.02.1984

Авторы: Головков, Рыбин

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...затраты, определенные необходимостью мультиплексирования данных, необходимостью коррекциине только данных, но и контрольныхразрядов и наличием ряда инверторовдля согласования по фазе входных ивыходных данных.Цель изобретения - экономияоборудования и повышение быстродействия устройства,Поставленная цель достигаетсятем, что в устройство для коррекции 65 ошибок, в блоках памяти, содержащеепервый регистр, выход которого подключен к первому входу генераторасиндромов и первому входу корректораданных, выход которого являетсявыходом устройства, второй регистр,выход которого подключен к второмувходу генератора синдромов, третийвход которого подключен к накопителюсиндромон, входы первого и второго;регистров являются соответственновходами...

Номер патента: 1075311

Опубликовано: 23.02.1984

Авторы: Андреев, Иванов, Косов, Плаксина, Потапов, Рощина, Савельев

МПК: G11C 11/14

Метки: доменной, памяти

...И 14, первый вход 15 которого подключен к выходу блока 4 считывания, а второй его вход 1 б - к шине 17 сигнала разрешения считывания, Информационный выход числового регистра 7 подключен к первому входу 18 третьего элемента И 19, второй вход которого 20 подключен к шине 21 сигнала разрешения записи.Устройство управления для доменной памяти работает следующим образом.Перед началом работы соответствующие блоки (блок 1 записи, блок 4 считывания, адресный накопитель 5, числовой регистр 7) устанавливаются в исходное состояние (блоки, обеспечивающие установку в исходное состояние не показаны). При этом в адресном накопителе 5 хранится информация о годных или дефектных кольцевых инФормационных регистрах 3. Годному регистру 3 соответствует...

Номер патента: 1076001

Опубликовано: 23.02.1984

Авторы: Вильбар, Мадхукар

МПК: G11C 11/42

Метки: интегрального, матричного, накопителя, памяти, ячейка

...элементов и двух адресныхшин 1 .Наиболее близкой к предложеннойявляется ячейка памяти, содержащаясловарную и разрядную шины, шинуопорного потенциала и последовательно соединенные ключ и накопительзарядов, причем один вывод ключаи резистора соединены соответственно с разрядной шиной и шиной опорного потенциала 2 .Известная ячейка памяти занимает большую площадь.Целью изобретения является повы Ошение степени интеграции ячейки.Поставленная цель достигаетсятем, что в ячейку памяти для интегрального матричного накопителя, со"держащую словарную и .разрядную шины, шину опорного потенциала и последовательно соединенные ключ и накопитель зарядов на конденсаторе ирезисторе, причем один вывод ключаи резистора соединены соответственно с разрядной...

Номер патента: 1076954

Опубликовано: 28.02.1984

Автор: Дзагнидзе

МПК: G11C 29/00

Метки: блоках, записи, информации, памяти

...для установки устройства при включении питания, управляющие выходы 29 - 3 устройсгва, предназначенные для вывода импульсов Выбор кристалла ОЗУ и сигна.20лов управления коммутатором 3 соответственно. управляющие выходы 32 - 34 устройтва, предназначенные для вывода импульсов Запись, синхроимпульсов и им.пульсов Отказ соответственно, управляю 11 е выходы 35 и 36 устройства, предназначенные для вывода сигнала установки накопителя 5 и сигнала считывания соответственно и адресный выход 37 устройства и вход 38 накопителя 5. На фиг. 2 изображены синхроимпульсы на выходе 33 уст ройства, сигналы установки на входе 11,импульсы считывания на выходе 36, сигналы установки накопителя 5 на выходе 35, А, - А адреса на выходе 37 устройства (где и -...

Номер патента: 1080218

Опубликовано: 15.03.1984

Авторы: Мхатришвили, Самойлов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...сравнения, блок б установки контрольного двоичного числа, счетчик7 циклов, дешифратор 8, элементИ 9, первый элемент 10 задержки, используемый в качестве узла контроля времени выборки, второй элемент11 задержки, элемент ИЛИ 12, генератор 13 тактовых импульсов, счетчик 14 адреса, Формирователь 15сигналов сброса, состоящий из кнопки 16 "Пуск" и триггера 17.Устройство работает следующим образом.Пуск устройства осуществляетсяоператором при нажатии кнопки 16в Формирователе. 15. Сигнал сбросачерез элемент ИЛИ 12 поступает насумматор. 3, счетчики 4, 7 и 14.При этом с выхода дешифратора 8 науправляющий вход коммутатора 2поступает сигнал, разрешающий прохождение через коммутатор 2 первойгруппы разрядов блока 1 на сумма- .тор 3.60 При подаче на...

Номер патента: 1081667

Опубликовано: 23.03.1984

Авторы: Вернер, Козырь, Миминошвили

МПК: G11C 11/34, G11C 17/00

Метки: запоминающих, интегральный, памяти, постоянных, репрограммируемых, устройств, элемент

...кремния, развязывающий диод с р- и п-областями, нижний металлический электрод, изолирующий слой, запоминающий слой из аморфного материала, первый барьерный слой из кристаллического теллура, второй барьерный слой из молибдена или титано-фольфрамового сплава и верхний электрод из алюминия 2.Недостатком известнсго ЭП является сложная конструкция, что заключается в многослойной структуре барьерного слоя,Цель изобретения - упрощение элемента памяти.Поставленная цель достигается тем, что в интегральном элементе памяти для репрограммируемых постоянных запоминающих устройств, содержащем полупроводниковую подложку, на которой расположена токопроводящая шина из легированного кремния и развязывающий диод с п- и р-областями, на поверхности...

Номер патента: 1083191

Опубликовано: 30.03.1984

Авторы: Бруевич, Воробьев, Куликов, Кустов

МПК: G06F 13/18, G06F 9/50

Метки: динамической, памяти, приоритетное

...причемвходы запроса устройства являютсявходами блока анализа запросов, информационный вход. регистра являетсякодовым входом устройства, введены 60элемент И, счетчик, компаратор, генератор импульсов и элемент ИЛИ, причем выход элемента И соединен с суммирудощим входом счетчика, выходщатчика соединен с первым входоп 65 компаратора, второй вход которого соединен с выходом регистра, выход компаратора соединен с первым входоь, элемента И, второй вход которого соединен с выходом генератора импульсов, третий вход элемента И соединен с входом сброса счетчика и с последним входом запроса устройства, последний элемент И-НЕ блока анализа запросов соединен с первым входом элемента ИЛИ, второй вход элемента ИЛИ соединен с выходом ком паратора,...

Номер патента: 1083234

Опубликовано: 30.03.1984

Авторы: Белалов, Рудаков, Саламатов, Чалчинский

МПК: G11C 29/00

Метки: памяти, тестового

...входы которого соединены с другими выходами первого блока местного управления, другие входы второго коммутатора подключены соответственно к одним из выходов первого блока местного управления и к контрольным входам первого коммутатора и выходам регистра контрольной информации, входы которого соединены с выходами третьего коммутатора.На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 и 3 - функциональные схемы первого и второго блоков местного управления соответственно; на фиг. 4 - функциональ; ная схема блока контроля считанной информации. Устройство содержит (фиг. 1) первый 1и второй 2 коммутаторы, регистр 3 контроль25 30 35 40 45 50 55 ной информации, формирователь 4 контроль.- ных сигналов, первый...

Номер патента: 1083235

Опубликовано: 30.03.1984

Авторы: Кандирал, Коверга, Шраев

МПК: G11C 29/00

Метки: памяти, постоянной

...коммутаторы 3 и 4, дешифратор 5 (дешифратор начального состояния (и + 1) младших разрядов с О-го по 1-й счетчика 2), блоки 6 и 7 элементов И, выходы 8, эталонный блок 9 памяти, входы 10, блок 11 сравнения и блок 12 индикации, контролируемый блок 13 памяти.В исходном состоянии все разряды счетчика 2 находятся в нулевом состоянии. На нулевом выходе младшего О-го разряда счетчика 2 разрешающий, а на единичном запрещающий уровень сигнала. Запрещающий уровень сигнала на нулевом выходеУ3дешифратора 5 блокирует первые информационные входы коммутатора 4, а разрешающий уровень на единичном выходе дешифратора 5 пропускает по вторым информационным входам на выходы коммутатора 4 значения старших разрядов счетчика. На входах эталонного 9 и...

Номер патента: 1084893

Опубликовано: 07.04.1984

Авторы: Свердлов, Соскин

МПК: G11C 17/00

Метки: памяти, элемент

...плавающего затвор 4, либо уменьшением толщины межзатвсрного диэлектрика.Однако обя эти пути практически труд"но реализуемы, Включение дополнительного ксндегсаторя между плавающим затвором и стОХОм не мОжет быть ДсстатсчО зш" Фективным из-за необходимости Ограничения емкости такого конденсаторадля н"ключения пярязчтчег, ФФкта связанного с открыванием полувыбрянных пс стоку :лементсв памяти, чтоухудшает ряООту яксителя ня такомэлементе памяти в реальной схемеРПЗУ ПЕЛЬ ИЗОНГЕ"- И,: - УВ.-Л-чз ИЕЯреме ни хране -":ия и-".Ф" .яы.": лемувеличения сдвига пор= .с-.;ого =. и -:жения ячеек памяти при пер ходе изсостояния "Логическая " : с в :тс:чиюЛогический О".Псставт няя цель,с т.гяе Г; тем,что элемент памяти, сед-.,;=;.;.Пранзистор с...

Номер патента: 1084901

Опубликовано: 07.04.1984

Авторы: Афанасьев, Бурдиян

МПК: G11C 29/00

Метки: блоков, памяти

...регистра подключен к второму входу второго элемента И, выход которого подключен ктактовому входу первого сдвиговогорегистра, второй выход первого триггера подключен к второму входу четвертого,элемента И, выход которого подключен к входу адресного счетчика иявляется соответствующим управляющимвыходом устройства, выходы адресногосчетчика подключены к входам пятогоэлемента И, выход которого подключенк первому входу шестого элемента И,установочный вход второго триггераподключен к выходу шестого элемента И,второй вхоц которого подключен к выходу блока сравнения, вход генератора тактовых импульсов подключен кпервому вьиоду второго триггера,второй вьиод которого является соот -ветствующим управляющим выходом устройства. На фиг, 1...

Номер патента: 1084904

Опубликовано: 07.04.1984

Авторы: Абрамов, Агарок, Бабинов, Чулкина

МПК: G11C 29/00

Метки: блоке, защиты, информации, памяти

...источника пита.-ияподключены соответственно к входутретьего ключа и к вторым входам пер-.вого и второго ключей второму входу второго аднавибратора и пе .вомувходу элемента И, второй вход которого соединен с выходам гтарого одновибратора, а третий вход и выходявляются соответственно управляюпимВХОДОМ И ьтОРЫМ ВЫХОДОМ УСтРОйстВа,На фиг, 1 изображена Функциональ -ная схема предложенного устройства:на Фг. 2 - временные диаграм ,поясняющие работу ус;"ойства:Предложенное устройства соде"-.жи г (щи 1основной 1 и дополнительный 2 источники питания, компаратар 3, первый 4 и вта 1 ой 5 оп.-.овнбратсры, интегратор с, червьЙвторой 8 глючи, элемент " 9 .;.зервный источник 1 О питая.я, наверОатаре 0 э мен ) 1 г ад- " "аю.и втораи ;...

Номер патента: 1086460

Опубликовано: 15.04.1984

Автор: Осмоловский

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...по модулю два информа .циоинцх символов, обозначенных бук-.вами А-Л.1 А+ Б+ Г+Д+Ж+И+Д2 фА+ В+.Г+Е+Ж+ К+Д (1) 403 Б+ В+ Г+ 3+И+.К+В4Д+ Е + Ж+ 3 + И+ К+ ЛЗатем каждый иэ цичных символовподвергается стохастичесхому (квазислучайкому) преобразованию код воэдействиеи кваэислучайной кодирующейпоследовательности, На .этом процесскодирования заканчивается.Прямое и обраткое стохастическоепреобразование - этоизвестные опера ции, реализуемюе как умножение иделение полиномов по модулю иепрнводкмого полинома или выполняемые таб-лично 3 и 4,.При декодировании вначале вылняется обратное стохастическое пре-образование каждого ц-ичного символа под воздействием той же кваэислу 460 4 чайной последовательности,что и при кодировании, В результате, если...

Номер патента: 1091227

Опубликовано: 07.05.1984

Автор: Фадеев

МПК: G11C 29/00

Метки: оперативной, памяти

...на дополнительный сумматор помодулю два, изменяет единичный сигнал в цепи обратной связи на нулевой,в результате чего на четвертом тактев регистр сдвига запишется кодоваякомбинация 0000. При этом единичныйсигнал на выходе дешифратора сохраняется и производится инвертированиенулевого сигнала в цепи обратнойсвязи так, что на пятом такте врегистр записывается комбинация 000.После этого единичный сигнал на выходе дешифратора 8 исчезает и производится генерация рекурренты по правилукодирования Ф -последовательности доследующей комбинации 0001, после чегоснова формируется нулевая комбинация,т.е. кодовая последовательность будетциклически повторяться.Влок управления обеспечиваетформирование в соответствии с требуе"мыми временными диаграммами...

Номер патента: 1092510

Опубликовано: 15.05.1984

Авторы: Добрянский, Егоров, Типикин

МПК: H03M 13/51

Метки: внешней, памяти, синхронизации, цикловой

...устройств (ВЗУ) ЦВМ и построено для работы с блоками кодовых слов (КС), разделенных синхросигналом длиной четыре бита и записанными на носитель инФормации, обладающий высокой помехоустойчивостью самосинхронизирующимся способом записи, известным как модифицированная частотная модуляция (МФМ - запись).Вхождение в цикловый синхронизм осуществляется путем анализа специальной группы синхросигналов (ГСС, фиг.2), записываемой в начале каждой записи перед первым КС. В ГСС длиной не более одного КС с большой из- . быточностью записываются периодически расположенные синхросигналы и коды их расстояний до первого бита первого КС записи. По одновременному переполнению большинства счетчиков группы счетчиков расстояний устройство...

Номер патента: 1092561

Опубликовано: 15.05.1984

Авторы: Дробышева, Мызгин, Нестеров, Пастон, Холоднова

МПК: G11C 11/407, G11C 7/00

Метки: варианты, его, обращения, памяти

...транзисторрезисторы с первого по третий, причем коллекторы первого и второго переключающих транзисторов подключенысоответственно к одним иэ выводовпервого и второго резисторов, другиевыводы которых соединены с первой шиной питания, база первого переключающего транзистора является информационным входом устройства, база второго переключающего транзистора подключена к первой шине опорного напряжения, эмиттеры управляющих транзисторов подключены к коллектору установочного транзистора, база которого соединена с второй шиной опорного напряжения, а эмиттер подключен к одномуиз выводов третьего резистора, другой вывод которого соединен с второйшиной питания, змиттеры переключающихтранзисторов соединены с коллекторомустановочного транзистора,...

Номер патента: 1092568

Опубликовано: 15.05.1984

Авторы: Батырев, Долгушев, Нуров, Пасенков, Черенков

МПК: G11C 29/00

Метки: памяти

...входы второй группы которогоподключены к выходам второй группымногоканального генератора 1 простейших потоков, управляющий вход - ковторому выходу блока 5 управления,а выходы - ко входам контролируемого блока 6 памяти, информационныйвход блока 7 статистической обработки соединен с выходом контролируемого блока 6 памяти, его управляющий вход соединен с третьим выходомблока 5 управления, а выходы с одними входами блока 8 сравнения, другие входы которого подключены к другим выходам блока 5 управления, управляющий вход - к четвертому выходублока 5 управления, а выходы - ковходам блока 9 индикации, управляющий вход которого соединен с пятымвыходом блока 5 управления, шестойи седьмой выходы которого подключены соответственно к...

Номер патента: 1092569

Опубликовано: 15.05.1984

Авторы: Белалов, Мусиенко, Рудаков, Саламатов, Чалчинский

МПК: G11C 29/00

Метки: блоков, памяти

...5, индикаторы 28-30, клавишу входа 31режима ожидания блока управленияи блок 32 прерывания,Блок прерываний содержит (фиг.2)первый 33 и второй 34 элементы согласования, элемент И 35, первый36 и второй 37 триггеры первый 38и второй 39 формирователи одиночныхимпульсов, второй элемент НЕ 40,третий 41 и четвертый 42 элементы 45согласования.Блок управления содержит (фиг, 3)кварцевый генератор 43 импульсов,триггеры 44-53, генераторы 54 и 55одиночных импульсов, элементы5 ОИ-НЕ 56 и 57, элементы НЕ 58, элементы И 59-64 и элементы ИЛИ 65-67,первый элемент НЕ 68,Индикаторы 28-30 выполнены в виде светодиодов. Блок 1 и блок 3 реализованы на интегральных микросхемах ИИС К 559 ИП 2, блоки 4 и 5 - наИМС К 559 ИП 1, регистр 22 - на ИМС К 155 ЛРЗ,...

Номер патента: 1095242

Опубликовано: 30.05.1984

Авторы: Иванов, Косов, Савельев

МПК: G11C 29/00

Метки: адреса, доменной, памяти, поиска, страницы

...соответствующей метки времени, его третий вход - к шине управляющих сигналов 6, с которой поступает из контроллера потенциал разрешения добавления 1 в счетчик 3, его четвертый выход - к шине управляющих сигналов 6, с которой поступает из контроллера сигнал неравенства содержимого адресного регистра 1 содержимому счетчика 3, разрешающий прибавить 1 к содержимому счетчика 3 страниц.Выход пятого элемента И 12 подключен к первому входу второго элемента ИЛИ 16, второй вход которого соединен с выходом шестого элемента И 13. Первый вход шестого элемента И 13 соединен с шиной управляющих сигналов 6, с которой поступает из контроллера импульс соответствующий метки времени, а второй его вход соединен с шиной управляющих сигналов 6; с которой...

Номер патента: 1095243

Опубликовано: 30.05.1984

Авторы: Морозов, Пужай

МПК: G11C 19/14

Метки: памяти, ячейка

...9 и третьем 10 резисторах, вторые выводы которых соединены с шиной питания. Вход второго инвертора 3 подключен к точке соединения начала первичной обмотки трансформатора 4 и второго резистора 9, а выход через второй шунтирующий элемент б соединен с шиной питания и непосредственно соединен со вторым выводом первого резистора 8 и началом вторичной обмотки трансформатора 4. Второй накопительный элемент выполнен на конденсаторе 7 одна обкладка которого подключена к входу первого инвертора 2, а вторая соединена с общей шиной.Элемент запрета 1 в приведенной электрической схеме выполнен на логическом элементе НЕ с блокировкой, а инверторы 2, 3 - на логических элементах НЕ, которые своими взаимными связями входа с выходом через первичную...

Номер патента: 1098002

Опубликовано: 15.06.1984

Авторы: Басс, Рувинский, Селютин

МПК: G06F 13/00

Метки: обращением, памяти

...1 б и инвертор 17.Устройство работает след;юшкам Об -разом, 1098002Цикл работы устройства разбивается на три такта, в течение которых про - исходит соответственно сброс предыдущей информации, установка очередного адреса и считывание данных. В со ответствии с этим разрядность регистра 11 равна трем. Разрядность регистра 10 совпадает с разрядностью регистров 2.В исходном состоянии регистры 10 1 О и 11 содержат единицы в первых разрядах, что соответствует началу сброса. В течение этого такта единица в регистре 10 сдвигается вправо, а единица в регистре 11 фчксирована в его 15 первом разряде. Эта единица поступает с выхода первого разряда регистра 11 на информационные входы 4 регистров 2. Таким образом, в первом такте происходит...

Номер патента: 1098036

Опубликовано: 15.06.1984

Авторы: Дмитриев, Корбашов, Сборовский, Семин, Сиротин

МПК: G11C 29/00

Метки: защиты, памяти

...соединена с вторь 1 ми группамиинформационных входов первого и второго сумматоров,Кроме того, блок преобразованияадреса содержит регистр и группуэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первыевходы которых соединены с группойинформационных входов блока, вторыевходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены через регистр с группойуправляющих входов блока, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют группу выкодов блока.В результате преобразования адресов несмежных и непересекающихсяти поступает через группу входов 9 устройства в блок преобразования адреса 1 напервые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 13. Преобразованный в соответствии с алгоритмом преобразования и ключом преобразования адрес обращения с выхода блока преобразования адреса 1...

Номер патента: 1100639

Опубликовано: 30.06.1984

Авторы: Борисов, Горемыкин, Никулин, Рублев

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...шестого и восьмого элементов ИЛИ,а седьмой выход дешифратора кода управления - с третьим входом первого 45элемента ИЛИ и вторым входом элемента ИЛИ-НЕ, выходы элементов ИЛИ,ИЛИ-НЕ, НЕ и выходы с первого по третий дешифратора кода управления являются выходами блока. 50На фиг; 1 представлена функциональная схема предложенного устройства; на фиг. 2 и фиг. 3 - соответственно функциональные схемы наиболее55 предпочтительных вариантов выполнения преобразователя кода ошибки и блока местного управления; на фиг.4 и фиг. 5 - примеры матрицы предложенного модифицированного кода Хемминга,применяемого для работы устройства;на фиг, 6 - схема объединения двухустройств.Устройство (фиг. 1) содержит блок1 ввода и вывода информации, регистр2, первый...

Номер патента: 1101805

Опубликовано: 07.07.1984

Авторы: Бруевич, Воробьев, Куликов

МПК: G06F 1/04

Метки: памяти, синхронизации

...возможности адаптации к быстродействию разных типов накопителей, или,если применяется один тип накопителя, требуется менять условия егосинхронизации,Цель изобретения - расширение области применения путем обеспечениявозможности адаптивного изменения параметров синхросигналовПоставленная цель достигается тем, что устройство синхронизации памяти, содержащее дешифратор, группу из и элементов И, группу из в элементов задержки и блок элементов ИЛИ, группа выходов которого является группой выходов сигналов синхронизации устройства, 1-я ( 1 = 1, 2 и ) группа входов блока элемектав ИЛИ соединена с группой выходов -гоэлемента задержки, вход которого соединен с выходом 1-го элемента И группы, первый вход которого соединен с 1-м выходом...

Номер патента: 1101894

Опубликовано: 07.07.1984

Авторы: Ищенко, Селигей

МПК: G11C 21/00

Метки: динамическое, запоминающее, зонами, памяти, свободной

...вторым входом триггера регенерации, входы первой группы первого коммутатора являются адресными входами устройства, генератор импульсов, выход которого соединен с вторым Входом триггера регенерации, содержит преобразователь кода и ВтороЙ коммутатор, Входы которо 0 являк)тся дополнительными управляющими входами устройства, а выход.1 соединены с входами первой группы преобразователя кола и управляюцими входами генератора импульсов, выходы счетчика адресов соединены с входами второй группы преобразователя кола, информационные выходы котороо соелпцсцы с Входами второй группы первого комму гатора, а уцравляюций выход соединен с установочным входом счетчика адресов.На чертеже представлена с)лок-схема динамического зацомицакнцео устройсгва с...

Номер патента: 1103291

Опубликовано: 15.07.1984

Авторы: Бедарев, Ганитулин

МПК: G11C 29/00

Метки: адаптивное, защиты, памяти

...числа обращений. к защишаемым ячейкам памяти. Этот сигнал поступает в блок регистрации адреса и на триггеры, которые блокируют последующие обращения к ячейкам памяти. Для дальнейшего выполнения программы оператору ЭВМ необходимо принимать специальные решения 13,Известное устройство позволяет производить защиту ячеек памяти путем предварительной установки триггеров, каждый из которых соответствует зашищаемой ячейке памяти.При работе вычислительной системы в мультипрограммном режиме, реализованном, например, в виде разделения времени, такаяустановка триггеров должна производитьсявсякий раз, когда программа получает доступ к процессору на определенное количество квантов времени. Одновременно счетчик числа неправильных обращений должен...

Номер патента: 1104589

Опубликовано: 23.07.1984

Авторы: Борзенков, Токарев

МПК: G11C 29/00

Метки: блоки, записи, информации, памяти, программируемые

...элемента 19 индикации. Таким образом, если адрес формируется правильно и число, принятое в регистр 2, при передаче не исказилось, то на входы элемента И 43 от блоков 13 и 14 поступают сигналы Исправно и сигнал опроса обеспечит на выходе элемента И 43 появление сигнала, который установит в 1 триггер 36 в блоке 6.Потенциал с триггера 36 разрешает поступление тактовой частоты с выхода элемента И 41 на вход генератора 32, который в первом такте вырабатывает импульс анализа сигнала, поступающего из блока 12, в котором происходит сравнение кода ад 110458951015 50 55 реса, передаваемого из регистра 1 в контролируемую микросхему ППЗУ через адресные выходы устройства, с кодом адреса, поступающим на входы устройства с соответствующих контрольных...

Номер патента: 1104590

Опубликовано: 23.07.1984

Автор: Самойлов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...второго элемента И - НЕ объединены и являются входом опроса преобразователя.На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2 схема преобразователя кодов; на фиг. 3 - схема третьего счетчика.Устройство для контроля блоков постоянной памяти содержит (фиг. ) генератор 1 тактовых импульсов, первый элемент И 2, первый 3 и второй 4 счетчики, первый коммутатор 5, формирователь 6 сигналов сброса, третий счетчик 7, группу элементов И 8, второй коммутатор 9, преобразователь 10 кодов, формирователь 11 сигналов оста- нова, первый триггер2, второй элемент И 13, первый элемент НЕ 14, третий элемент И 15, второй триггер 16, формирователь 17 сигналов пуска, первый элемент 18 задержки, второй элемент 19 задержки с...