Патенты с меткой «памяти»

Номер патента: 883905

Опубликовано: 23.11.1981

Авторы: Бойкевич, Захаров

МПК: G06F 11/14, G06F 13/18, G06F 9/50 ...

Метки: обращения, общей, памяти, приоритетного, процессоров

...выбранному блоком 2. Все выходные сигналыблока 2 синхронизируются сигналом,поступающим в блок по шине 9 синхронизации. Процессор, получив сигналответа, подключается к магистрали,а также снимает свой запрос и послеэтого продолжает дальнейшее выполнение команды. Не получив сигнал ответа, что может произойти при неограниченно длительном состоянии занятости запрашиваемого модуля,процессор переходит в состояние зависания.Блок 4 передает полученный по шине 5 единичный сигнал занятостив инверсном виде на шину б. Крометого, блок 4 осуществляет сравнениедлительности сигнала,занятости сэталонным временем, которое задается расстоянием между двумя меткамивремени, поступающими в узел пошинам 12 и 13. Если длительность состояния занятости модуля...

Номер патента: 885943

Опубликовано: 30.11.1981

Автор: Арасланов

МПК: G01R 33/12

Метки: памяти, пластин, разбраковки, ферритовых

...12. Измерительные, зонды 1-3 включень в мостовую цепь (плечами которой явля" ются резисторы 13"14) с источником .15 питания. В диагональ моста вклю" чен индикатор 1 б, а параллельно одному из резисторов 13 или 14 подключен вольтметр 17.Способ осуществляется следующим образом.Измерительные зонды 1-2 подключают к вершинам 9-11, расположенным на второй диагонали нижней плоскости пластины 12. Измерительный зонд 3 подключают поочередно к вершинам 4- ,б,расположенным на первой диагонали верхней плоскости пластины 12, Для каждого подключения определяют индикатором 16 напряжение разбаланса, а вольтметром 17 падение напряжения на одном из резисторов 13"14. Затем подключают зонды 1"2 к вершинам 8-10, лежащим на первой диагонали нижней...

Номер патента: 886046

Опубликовано: 30.11.1981

Авторы: Золотаревский, Нэллин, Смирнов

МПК: G11C 7/00

Метки: блоков, выборки, информации, памяти

...послеатвательности, считываемой с дорожки магнитного диска, присутствует служеб-. ная информация, представляющая собой характерные кодовые комбинации. Например, в комбинации, называемой адресным маркером, отсутствует подряд синхроимпульсов, а информация на этом учась ке представлена единицами (импульсами данных). Адресный маркер является единственной комбинацией, в которой могут отсутствовать СИ. В комбинации, называемой пробелом, идут подряд п нулей (отсутствие импульсов данных). При этом должно выполняться условие в ) о+1, Указанные комбинации повторяются в каждой из записей, расположенных на дорожке магнитного дискаУстройство использует ,для выборки импульсов данных и СИ указанные кодовые комбинации.Устройство работает следующим...

Номер патента: 886058

Опубликовано: 30.11.1981

Авторы: Алешко, Горячев, Цапулин

МПК: G11C 29/00

Метки: блоков, многоканальных, памяти

...Входы генератора 2псевдослучайных сигналов соединены свыходами регистров 3 группы,. входыкоторых соединены с выходами исполни,тельного блока 4. Выходы генератора 2псевдослучайных сигналов подключены кдругим входам схемы 1 сравнения и являются выходами устройства. Генератор 2 псевдослучайных сигналов выполнен на регистрах максимальной последовательности;Устройство работает следующим образом.Перед началом режима записи в гене-ратор 2 псевдослучайных сигналов заносится начальная комбинация информа"ции записи и одновременно она запоминается в регистрах 3 группы. Генератор 2 псевдослучайных сигналов повто- зоряет генерируемую информацию черезчисло циклов, определяемое внутренними обратными связями, а при условииодинаковой начальной комбинации...

Номер патента: 886059

Опубликовано: 30.11.1981

Авторы: Бабаев, Бакакин, Ермаков, Исаев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...сигналов, с ЗОвыходом накопители 4 и седьмым входомблока 3 управления. Выход распределителя 8 сигналов подключен ко второмувхоцу схемы 9 сравнения. Одни из входов генераторов токовых импульсов 3% группы 5 соединены со вторым выходомпервого блока 6 местного управлении,цругие входы - со вторым выхоцом формирователя 2 адресных сигналов, а выхоцыс одними из вхоцов индуктивных цатчиков 40 группы 10, другие входы которой под-ключены к выходу второго блока 11 местного управления, Первый и второй входывторого блока 11 местного управлениисоединены соответственно с третьим вы ходом формирователя 2 адресных сигналов и с восьмым выходом блока 3 управления. Выходы индуктивных датчиковгруппы 10 подключены ко входам формирователя 12...

Номер патента: 887890

Опубликовано: 07.12.1981

Автор: Медюх

МПК: F25D 3/10

Метки: исследования, криостат, памяти, формы, эффекта

...правый конец которого вращательно.подвижно соединен с дном чашеобразной гайки 13,связанной с внешней резьбой неподвижного винта 14, К внутре 1 снему торцу этого винта припаян гофрированный кожух (сильфон) 15, второйконец которого аалогичным образом связан спериферией промежуточного фланца на штоке 12.Кроме вышеописанного к дну камеры 1 прива.рена стойка 16 для соединения криостата с под 35ставкой 17 (фиг, 2).Сущность работы криостата заключается вследующем.Исследуемый образец 10 в виде пластинкиразмерами, например, 20 х 2 х 0,3 ммз с помощьюприжимной планки 11 и винта жестко закрепляется в держателе 9 в вертикальном положении так, чтобы примерно половина его длинынаходилась выше верхнего уровня рабочей частидержателя...

Номер патента: 888207

Опубликовано: 07.12.1981

Авторы: Бондарев, Иванов, Петров, Прушинский, Филиппов

МПК: G11C 11/40

Метки: памяти, элемент

...3Анод диода 4 подключен к эмиттерутранзистора записи и к шине 6 записи.Элемент памяти работает в трех режимах: хранения, считывания и записи информации,В режиме хранения между шинами 2и 5 устанавливают напряжение достаточное для поддержания бистабильногосостояния тиристора 1, Величина тока 1 охранения, протекающего через включенный тиристор, выбирается минимальнодопустимой (1-3 мкА), Если тиристорвключен (логический "0"), то по цепи. шина 2 - тиристор 1 - шина 5 протекает ток хранения, а транзистор 3и диод 4 закрыты.В режиме считывания повышается потенциал (относительно режима, хране,ния) одновременно на шинах 2 и 6.Если транзистор находился во включен-.ном состоянии, то повышается потенциал на шине 5. Если в режиме хранения тиристор был...

Номер патента: 888211

Опубликовано: 07.12.1981

Авторы: Корбашов, Руд

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...которое будет тем выше, чем, меньше причем выход второй схемы сравнения разница между областями устойчивой подключен к входу блока местного уп работы при ошибках различной кратности. равления, первый вход - к выходу ре- формула изобретения гистра заданной кратности ошибок,Устройство для контроля блоков второй вход - к выходу блока опреде-оперативной памяти, содержащее заления кратности ошибок, вход которо- дающий генератор импульсов, регистр го соединен с выходом первой схемы , а адреса, блок задания режимов, первую сравнения. схему сравнения и блок местного упНа чертеже изображена структурнаяравления, причем вход задающего гесхема устройства для контроля блоковнератора импульсов подключен к выходу оперативной памяти. блока местного...

Номер патента: 888213

Опубликовано: 07.12.1981

Авторы: Вербицкий, Зеленина

МПК: G11C 29/00

Метки: блоке, исправления, обнаружения, ошибок, памяти

...в том, что приобнаружении аппаратными средствамиконтроля (например, по числовомумодулю) искажения в считываемом двоичном кодовом слове считываются изгруппы ячеек блока памяти 1, в которых размещен первый блок данных, ипорязрядно суммируются по модулюдва все слова этого блока данных,включая контрольное слово, но заисключением восстанавливаемого слова.При этом каждый разряд контрольногослова представляет собой г,оразрядную сумму по модулю два всех слов,входящих в этот блок данных. Формирование контрольных слов производится заранее аппаратным способом в. процессе функционирования блока памяти (например, для постоянного ЗУконтрольные слова заранее заносятсяв соответствующие ячейки накопителя). Оставшееся на сумматоре словоявляется...

Номер патента: 894796

Опубликовано: 30.12.1981

Автор: Рябцев

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...матрицы Адамара образуют как результат проверки а четность разрядов Кода адреса строк, при этомперебираются проверки всех разрядов кодаадреса строк во всех сочетаниях.Устройство работает следующим образом.При использовании устройства для контроляполупроводникового блока памяти емкостью16 кбит,собранного из четырех микросхем па.мяти емкостью 4 кбит, для выбора конкрат.ной микросхемы памяти используют, разрядыкода адреса а, и аг, Контроль осуществляютв два этапа. Вначале в проверяемый блок 5записывают код, полученньщ путем преобразования младших разрядов кода адреса в кодматрицы Адамара, сложенный по модулю двас первым старшим разрядом кода адреса а,.По программе блока 1 блок 2 формиру.ет код адреса, который поступает на вход бло:ка 5,...

Номер патента: 894799

Опубликовано: 30.12.1981

Авторы: Бахтадзе, Гордадзе, Джагаров, Манукян, Чкония

МПК: G11C 29/00

Метки: блоков, памяти

...22 сравнения, В последней осуществляется поразрядное сравнение считанного из блока 30 памяти вектора информации с вектором контрольного теста, сформированного счетчиком 5. В случае несов- е падения на единичный вход триггера 9 с вы- . хода схемы 22 сравнения поступает сигнал, по которому прерывается работа генератора 10 ;синхросигнвлов и прекращается дальнейшая проверка блока 30 памяти. Одновременно ре эа зультат сравнения поступает на индикатор 19, Иццикатор 21 сигнализирует об остановке работы устройства. По индикатору 17 оператор определяет адрес неисправной линейки блока 30 памяти. Индикатор 18 показьвает вектор контрольного теста, по которому производилась проверка, Оператор определяет неисправную ячейку блока 30 памяти путем...

Номер патента: 689438

Опубликовано: 07.01.1982

Авторы: Климов, Коханов

МПК: G06F 3/04

Метки: ввода-вывода, вычислительной, каналами, основной, памяти, сопряжения, цифровой

...в единичное состояниеустанавливаются триггеры занятости соответствующих ячеек. Адрес устанавливаемого триггера занятости определяется кодомномера канала, для которого осуществляет 55 ся накопление информации, и сигналомТаблица Код шифратора Кол адреса01 001011Установка триггеров занятости ос:- ществляется при наличии обобщенного сиг. нала сопровождения, который поступает на вход элемента И 11 с триггера сопровожде. ния 13. В случае обмена управляющей информацией в регистре управления 5 по сопровождения, определгнощими адрес ячейки в буферной гру ппе. Установка триггеров занятости осуществляе гся по сигналу элемента И 11. Каналы ввода-вывода в режиме чтения, как правило, обмениваются большими массивами информации, которая располагается в...

Номер патента: 689439

Опубликовано: 07.01.1982

Авторы: Бельский, Климов, Коханов, Ломов, Цаплин

МПК: G06F 13/06

Метки: ввода-вывода, каналами, оперативной, памяти, процессором, сопряжения

...адресный вход блока 2 либо к регистру 3 адреса процессора, либо к регистру 4 адреса оперативной памяти в зависимости от сигнала по выходу 22, Ком,мутатор 7 адреса ряда подключает адресряда основной памяти к схеме сравнения 8и к регистру 9 адреса процессора.Если при обращении процессора по входу 26 на чтение информации адрес ряда ос;новной памяти сравнивается с одним изадресов, записанных в ячейке блока 2, однозначно определенной адресом колонкис выхода коммутатора 6, это означает, что требуемая информация находится в блоке1. При этом адрес соответствующей ячейки блока 1 заносится на регистр 9, По этомуадресу из блока 1 на регистр 10 считаннойинформации выбирается с выхода 23 требуемая информация и передается в процессор по...

Номер патента: 898507

Опубликовано: 15.01.1982

Авторы: Асадов, Гаряинов, Зуев, Исмаилов

МПК: G11C 29/00

Метки: матриц, памяти

...ватель видеосигналов 16 и сигнапы середины маркера, поступающие в логичес кий бпок 23. Еспи маркер изображается в виде крестика, то он образуется с помощью сетки, распопоженной внутри координатной сетки. Выдепение крестика (перекрестия сетки маркера) осуществпяет ся сигнапом, поступающим с выхода схемы сравнения 19,. Адрес маркера определяется кодом, находящимся в блоке адреса 1.Формирователь видеосигиапа 16, на 30 вход которого поступают сигналы координатной сетки с формироватепя 17, сигналы маркера, синхросигнапы и информация, считанная из контролируемой матрицы памяти 27, формирует попный видеосигнал, который поступает на вход телевизионного приемника 15 Блок местного управления 6 осуществпяет считывание и перезапись (т.е. дозапись,...

Номер патента: 898508

Опубликовано: 15.01.1982

Автор: Савельев

МПК: G11C 29/00

Метки: блоков, памяти

...выходам и входу контролируемогоблока памяти (на чертеже не показан).Накопитель 6 является накопителем полупостоянного типа, Устройство работает.следующим образом.Предварительно в накопитель 6 запи- Исываются те же коды чисел и по тем жеадресам, что и в контролируемый блокпамя ти,8 4По сигналу из блока управления 1 происходит считывание информации по очередному адресу из проверяемого блока памяти. В это же время из блока управления 1 поступает импульс тока на вход элемента задержки 2 и на запуск счетчика 5. В соответствии с кодом числа, хранящегося в данный момент в счетчике 5, открывается один из элементов И 4, например первый справа элемант И 4. При этом с соответствующего выхода элемента задержки 2 сигнал, сформированный...

Номер патента: 902075

Опубликовано: 30.01.1982

Авторы: Зуб, Семенович

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, ячейка

...открывается и происходит заряд узловых емкостей 14 и 15 до напряжения логи.ческой единицы. Значение емкости МДП.кон.денсатора 7 при этом становится максимальным, так как под его затвором индуцируетсяканал, служащий второй обкладкой МДП.конденсатора. Во время действия тактового сигнала на шине 8 через МДП-конденсатор 7 назатвор транзистора г передается. дополнительное напряжение. 1 ранэисторы 4, 2 и 6 открыты и на выход 11 ячейки памяти передается напряжение логической единицы, которое запоминается на узловой емкости 16. Однако емкости помнят информацию в течение мало.го промежутка времени (обычно 100 - 300 мкс).Из-эа наличия токов утечки емкости узлов 12 - 16 разряжаются. Величина напряжения логической единицы уменьшается. Поэтому для...

Номер патента: 902077

Опубликовано: 30.01.1982

Авторы: Беляков, Иванов, Пресняков

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...8 подключает к своему выходу 11 шину(и-а+1)-го разряда первого счеяка 2 я аг.иал с нее поступает на вход второго счетчика 6. С управляющих входов 20 второго коммутатора 17 код режима работы поступает навходы дешифратора коммутатора 17. На(и-е) -ом выходе дешифратора коммутатора17 появляется едннищщй сигнал. Единичныйсигнал с (и-е)-го выхода дешифратора коммутатора 7 поступает на входы элеменнвИЛИ коммутатора 17 и с выходов на вторыевходы элементов И коммутатора, разрешая прохождение на первые входы элементов ИЛИкоммутатора 17 сигналов и-в младших разрядов и-раэрядного кода, поступающего на пер. вые входы 18 второго коммутатора 17 с выходов блока 12 элементов 2 И-ИЛИ. Нулевые сигналы с выходов элементов ИЛИ коммутатора 7 и нулевой...

Номер патента: 903989

Опубликовано: 07.02.1982

Авторы: Гласко, Култыгин, Щепаева

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...с адресом числа, которое в данный момент находится в зоне считывания. Этот адресхемой 8 сравнения сравнивается с адесом, хранимым в регистре 9 При совпадении адресов в счетчике 4 и регистре 9 схема 8 сравнения выдает сигнал в блок 12, который в свою оче- . редь Формирует сигнал разрешения считывания РС или разрешения записи РЗ в зависимости от установленного режима работы запоминающего устройства (считывание Сь или запись Зи), Кроме того, блок 12 вырабатывает сигнал С, поступающий в ЦВМ и свидетельствующий о том, что поиск заданного адреса закончен и .запоминающее устройство готово к обмену информацией.При.безошибочной работе устройст-. ва, описанной выше, схема 1 О сравнения и дешифратор 11 не оказывают на него влияния. Ошибки в...

Номер патента: 905858

Опубликовано: 15.02.1982

Авторы: Корельский, Лукьянченко, Полинский, Уткин, Шек-Иовсепянц

МПК: G11C 17/00

Метки: модуль, памяти, постоянной

...23 адресных шин, и текущего значения сигнала обращения к модулю,5 9058 6формируемого на первом выходе программируемого накопителя 13. Ввод информации в регистр осуществляется сигналомобращения к ПЗУ, который формируетсяна ьгором выходе схемы 13 и поступает 5на синхровход регистра 8. Выходы адресных и управпяющего разрядов регистра 8подкпючены соответственно к адресными управляющему входам дешифратора 9.При этом работа дешифратора 9 разре О зом, задержка скгнапа синхронизациишена в том случае, если на выходе управпяющего разряда регистра - сигнал погпчес-кой единицы. В зависи.ости от значения кода на адресных входах дешифратор 9 обеспечивает выбор одной из групп 19 матриц по управляющим входам 24 и вкпючение соответствующего...

Номер патента: 905860

Опубликовано: 15.02.1982

Автор: Цирлин

МПК: G11C 19/00

Метки: буферного, памяти, регистра, ячейка

...и 3 подключены к шине 19, первый и второй входы элементов И-ИЛИ-НЕ 1 и 2 соответственно к шине 20, вторые входы элементов И-ИЛИ-НЕ 1 и 3 - к шине 21, третьи и четвертые входы элементов И-ИЛИ-НЕ 2 и 3 - к шине 22, пятые и шестые. входы элементов И-ИЛИНЕ 2 и 3 - к шине 23. Третий и четвертый входы элемента И-ИЛИ-НЕ 1 подключены к шине 24. Седьмые входы элементов И-ИЛИ-НЕ 2 и 3 и первый вход элемента И-ИЛИ-НЕ 13 соединены с шиной 25, восьмые входы элементов И-ИЛИ-НЕ 2 и 3 - с шинами 26 и 27, пятый вход элемента И-ИЛИ-НЕ 1 и второй вход элемента И-ИЛИ-НЕ 13 подключены к шине 28, третий и четвертый входы элемента И-ИЛИ-НЕ 13 соответственно к шинам 20 и 21. Вход элемента И-ИЛИ-НЕ 14 соединен о выходом элемента И-ИЛИ-НЕ 1, вы ходы элементов...

Номер патента: 907586

Опубликовано: 23.02.1982

Авторы: Карягин, Рябцев

МПК: G11C 29/00

Метки: блоков, интегральных, оперативной, памяти

...блок 2формирует двоичный код адреса, преобразование которого осуществляют сумматоры 7 по35модулю два путем поразрядного сложения лвоичного кода адреса со сдвинутым вправо наодин разряд зиачением данного кода. Такимобразом получается преобразованный кол (и - 1)разрядов адреса, причем код старшего и-го49разряда адреса принимает значение нуль, ллячего вход элемента НЕРАВНОЗНАЧНОСТЬ 1 Осоединен с шивой нулевого потенциала,Преобразованный код адреса через элементы НЕРАВНОЗНАЧНОСТЬ 9 и 10 поступа.ет иа адресные входы проверяемого иптеграль фного блока 5 оперативной памяти.Формирование контрольных данных осуществляется формирователем 3 по командеблока 1. Затем записывают нуль в первуюячейку проверяемого блока 5, по команде 50блока 1 включают...

Номер патента: 911613

Опубликовано: 07.03.1982

Авторы: Данилин, Пашкова, Попель, Хомутов

МПК: G11C 29/00, G11C 7/00

Метки: блоков, записи, памяти, постоянной, программируемых

...дешифратором 15 в позиционный код и вызывает считывание соответствующегослова в виде двоичного кода из блока 16,Отличия режима программирования от режима входного контроля следующие: добавление единицы в регистр 2 проводится по команде из блока 1, а, не из задающего генератора 5; один из каналов синхронизации выбирается для организации паузы после программирования, так как,например, биполярные схемы программируемых постоянных блоков памяти требуют значительную паузу после программирования каждого бита в режиме программирования в течение паузы проводится контроль правильности программирования в зависимости от типа схемы программируемого блока 12 после каждого бита или всего слова 1 задающий генератор необходим только для...

Номер патента: 911626

Опубликовано: 07.03.1982

Авторы: Андреев, Иванов, Коржев, Пресняков

МПК: G11C 29/00

Метки: оперативной, памяти

...3.1-3,3.Входы установки в единицу тригге- щров 11 каждой группы йодклвчены со"ответственно к адресным входам вако- .пителя 4, а выходык соответству-ющим выходам накопителя 4.Входы установки в ноль триггеров11 подключени к управляющему входу фнакопителя 4.. Колчество .тригтеров 11 групп на-копителя 4 соответствует максимальному. количеству модулей, содержащихся в проверяемой оперативной памяти.Устройство работает следующим образом.Адрес, по которому произошел сбойв контролируемой оперативной памяти,поступает на адресные входы б, ин- ЗФормация о неисправных разрядах - настробирующие входы 7 устройства.Первый блок 1. анализа адреса выявляет 1 строку, а второй блок 2анализа адреса - столбцыф проверяемой оперативной памяти, в...

Номер патента: 911751

Опубликовано: 07.03.1982

Авторы: Диденко, Розен, Усенко, Хромов, Чернец

МПК: H05K 5/00

Метки: блоков, вдвижных, каркас, памяти, размещения

...магистрали каркаса, которые не используются для адресацииего внутренних регистров или ячеекпамяти, при этом число разрядов"собственного" адреса элемента вводавывода должно быть равно 1 ц 5/5элемента памяти 1 о и И/а, где 5 щсоответственно число регистров и яче- .ек памяти, которые могут быта адресованы в данном элементе. Каждый инициативный элемент блока ввода-выводадолжен иметь узел коммутации сигнала.прерывания на один из 1 выходов,сопрягаемых при установке элементас прерывающими шинами интерфейсноймагистрали каркаса.Каждый активный элемент должениметь узел коммутации сигнала запроса доступа к магистрали на один Извыходов, сопрягаемых при установкеэлемента с шинами ЗДИ интерфейсноймагистрали каркаса, а также...

Номер патента: 918974

Опубликовано: 07.04.1982

Авторы: Борисов, Воронин, Корбашов, Хетагуров

МПК: G11C 29/00

Метки: защиты, памяти

...соответствующих элементов И 12. На третий вход одногоиз этих элементов И 12 поступаетрасшифрованный код строки с выходадешифратора 3. Если соответствующийразряд, регистра 11, который соединенс третьим входом этого элемента И 12,35 40 45 сов на совпадениеих сразрешенными адресами. Для каждой программы с целью обеспечения доступа только к выделенным ей участкам памяти - страницам, абзацам, строкам - управляющей программой Формируются коды защиты этих участков. Перед началом выполнения очередной программы сформированные пози" ционные коды защиты заносятся в соответствующие регистры,4, 8 и 11 кодов защиты страниц, абзацев и строк. За каждым разрядом этих регистров4, 8 и 11 закрепляются соответствующие страницы, абзацы и строки защищаемой...

Номер патента: 918975

Опубликовано: 07.04.1982

Авторы: Пермяков, Рачков

МПК: G11C 29/00

Метки: блоков, памяти

...работает следующим. образом. 5Контрольная информация для проверки блока памяти находится в блоке 5. Перед началом работы из блока, 5 записывается в датчик 7 информация с максимальной емкости контролируемого блока 1 памяти,По команде "Пуск", поступающейчерез элемент ИЛИ 6 на блок 5, производится запись эталонного кодав регистр 14 и соответствующего ему 15адреса в регистр 9. Триггер 16, определяющий режим работы устройства,устанавливается в положение "1""1". В устройстве осуществляется .режим однократного либо многократного чтения и записи в любую ячейку(режим "долбения") при контроле всего объема памяти на максимальной частоте, для чего триггер 18 устанав"ливается в состояние "0" (режим однократный) либо в состояние...

Номер патента: 920846

Опубликовано: 15.04.1982

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: блоков, долговременной, памяти

...разрядов 2, сумматор 3, коммутатор 4, блок 5 сравнения, блок 6 установки контрольных чисел, блок 7 управления и блок 8 задания циклов суммирования.Устройство работает следующим образом. 15При подаче на вход блока 1 долговременной памяти кода адреса импульса запроса из блока 7 управления и сигнала из блока 8 задания циклов суммирования из блока 1 долговременной памяти считываются числа . и посылаются в формирователь сигналов контрольных разрядов 2, в котором производится определение вычета каждого считанного числа, далее производится сложение вычетов в сумматоре 3. После того, как все числа, подлежащие суммированию в очередном цикле, отработаны, в сумматоре 3 хранится сумма вычетов всех считанных в этом цикле чисел. По сигналам...

Номер патента: 920847

Опубликовано: 15.04.1982

Автор: Борискин

МПК: G11C 29/00

Метки: защиты, памяти

...с адресом страницы памяти осуществляется считывание ключа страницы У. Ключ страницы У 1 и ключ процессора Х .поступает в компараторы 3 и 4, На выходе компаратора 3 формируется сигнал Уз в соответствии со35 следующим правилом:1, если Х; = У"3 1 О, в противном случаеаОбозначим через Х старший разряд ключа процессора, а через Х, Х", Хпоследующие 40 разряды ключа процессора (в качестве примера взят четырехразрядный ключ). Обозначим также черезстарший разряд ключа страницы памяти, а черезупоследующие разряды ключа страницы памяти. 45Пуль С =Х, +У С=Х+У, С = Х; + У, С, = Х,+. , тогда компаратор 3 реализует следующие логическое соотношениеУз=СоС РСгчСзНа выходе компаратора 4 (см. фиг. 1) формируется сигнал Я 4 в соответствии со следующим...

Номер патента: 924751

Опубликовано: 30.04.1982

Авторы: Караханьян, Копыткин

МПК: G11C 11/401

Метки: блоках, информации, памяти, регенерации

...подброса напряженияна затворе транзистора регенерации.Цель изобретения - повышение сте"пени интеграции устройства.Поставленная цель достигаетсятем, что в устройство для регенерации информации в блоках памяти, содержащее транзистор связи, затворкоторого подключен к тактовой шине, сток - к входной шине, исток924751 сбиу У1 ИИПИ з 2826/69 Тираж 62 Йписное Патент", г. Ужгород, ул. Проектная,иал к затвору транзистора регенерации, исток которого подключен к числовой шине, сток транзистора регенерации подключен к тактовой шине.На фиг. 1 представлено устройст во, принципиальная схема; на фиг. 2- временная диаграмма его работы.Устройство для регенерации информации в блоках памяти состоит из транзистора 1 связи, сток которого 1 В подключен к...

Номер патента: 924758

Опубликовано: 30.04.1982

Авторы: Анисимов, Криворотов, Летнев, Шакарьянц

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...со вторыми управляющими входами основных коммутаторов, .На чертеже обозначены также первый вход 17,элемента И, первые 18 и вторые 19 управляющие входы основных коммутаторов. Третий счетчик 14 имеет разрядность (и +1 ).Устройство работает следующим образом,Импульсы на управляющих входах 18 и 19 основных коммутаторов 10 обуславливает выбор одного из трех применяемых в устройстве контрольных тестов : "Дождь", "Адресный код" или "Шахматный код".Рассмотрим работу устройства в режиме Формирования теста "Шахматный код". После запуска устройства блок 1 управления выдает управляющие импульсы, под воздействием которых коммутаторы 1 О подключают выходы счетного триггера 8 ко входам регистра 3. Блок 1 вырабатывает тактовую...