Патенты с меткой «памяти»

Номер патента: 1108504

Опубликовано: 15.08.1984

Авторы: Журавский, Забуранный, Загребной, Мусиенко

МПК: G11C 7/12

Метки: блоков, памяти, сброса, сигналов, формирователь

...а второй вывод - с входомодновибратора и первым выводом конденсатора, второй вывод которого соединен с шиной нулевого потенциала Г 2 2,Однако этот формирователь не позволяет формировать. сигналы сбросапо включению источника питания снапряжением, превышающим напряжение питания микросхемы, а такжеорганизовывать отладочные режимы, 4что ограничивает его область применения.35 50 55 Цель изобретения - расширение об" ласти применения формирователя за счет обеспечения формирования сигналов сброса в различных режимах работы блоков памяти и при различных напряжениях питания,Поставленная цель достигается тем, что в формирователь сигналов сброса для блоков памяти, содержащий ограничительные и накопительные элементы, причем первый вывод...

Номер патента: 1109074

Опубликовано: 15.08.1984

Автор: Януш

МПК: G11C 11/4193, G11C 7/00

Метки: адресных, блоков, памяти, токов, формирователь

...реэисто ра, коллектор ключевого транзисторасоединен с другим источником питания 23.Цель изобретения - повышение быстродействия формирователя,Поставленная цель достигается тем,что в формирователь токов запрета иадресных токов для блоков памяти, сожержащий входной трансформатор, одинконец первичной обмотки которого подключен ко входу управляющей схемыТТЛ, другой - через резистор к одномуисточнику питания, первый конец вторичной обмотки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора иодному концу согласующего резистора,второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другимконцом согласующего резистора, коллектор ключевого транзистора...

Номер патента: 1109795

Опубликовано: 23.08.1984

Автор: Липенецкая

МПК: G11C 5/04

Метки: выполненного, двух, корпус, образных, памяти, разъемных, сердечниках, ферритовых, элемента

...разъемных ферритовых сердечника, содержащий основание с жестко закрепленнымина нем полыми стойками, расположенными перпендикулярно плоскости основания, для размещения одного из Побразных разъемных сердечников и пружины, пружины выполнены дугообразнойформы, а в основании выполнен паэдля размещения другого П-образногоразъемного ферритового сердечника вполые стойки и прямоугольные углубления в местах крепления полых стоекк основанию, при этом одни концы дугообразных пружин закреплены в. прямоугольных углублениях, а другиерасположены вдоль полых стоек.На фиг, 1 изображен корпус дляэлементов памяти, выполненных наП-образных разъемных ферритовых сердечниках; на фиг. 2 - то же с кодовыми жгутами, разрез.Корпус содержит основание 2,...

Номер патента: 1111203

Опубликовано: 30.08.1984

Авторы: Андреев, Беляков, Пресняков

МПК: G11C 9/06

Метки: блоками, памяти

...с выходов старших разрядов регистра 2 адреса через выходы 11 поступает на первые входы его блоковсравнения 141-14, на вторые входыкоторых с выходов соответствующих регистров 31-3 через выходы 91-9 1,поступают коды адресов блоков памяти,к которым производились предыдущиеобращения. В случае занятости блокасинхронизации, например блока 4,обработкой предыдущего обращенияс его выходов 10, на стробирующийвход блока сравнения 14; поступаетнулевой сигнал занятости блока син"хронизации 4, разрешающий сравнениекодов адресов блоком 14 а такжеблокирующий по одному из входовблок 17; и тем самым запрещающийповторный запуск блока синхрониэа"ции 4 . Если блок синхронизации,например блок 4, занят обслуживанием блока памяти, к которому производится и...

Номер патента: 1112405

Опубликовано: 07.09.1984

Автор: Ермолин

МПК: G11C 7/00

Метки: блокам, обращения, памяти

...устройства.Мощность формирователя опроса, а так. же быстродействие и надежность устройства зависят от количества выходов устройства, что сужает область его использования.Кроме того, известное устройство имеет помехи той же полярности, что и сигнал, на невцбранных выходах устройства, что также снижает быстродействие, надежность и устойчивость его работы. Целью изобретения является упрощение устройства и повышение его надежности, быстродействия и устойчивости работы, а также устранение зависимости указанных характеристик от количества выходов устройства.Поставленная цель достигается тем, что в устройство для обращения к блокам памяти, содержащее регистр адреса, выходы которого подключены к входам дешифратора ЗЬ 35 40 45 50 адреса, и...

Номер патента: 1113854

Опубликовано: 15.09.1984

Авторы: Бобов, Обухович

МПК: G11C 29/00

Метки: защиты, памяти

...3 идентификатора,первую группу 4 регистров числа, первую группу 5 элементов И, второйэлемент ИЛИ б, регистр 7 адреса,второй дешифратор 8, коммутатор 9,счетчик 10, третий элемент ИЛИ 11,вторую группу 12 элементов И, вторую группу 13 регистров числа, ре-.,гистр 14 сдвига, блок 15 анализа , информации.На фиг. 1 обозначены вход 16 идентификатора, выход 17 сигнализации, адресный вход 18, адресный вы- ход 19.5Регистр 3 идентификатора предназначен для хранения кода идентификатора пользователя ЭВМ, взаимодействующего с памятью. Группа 4 регистров представляет собой набор регистров, в каждом из которых записан код допуска к ячейкам памяти для каждого из пользователей. Количество регистров в группе 4 совпадает с количеством пользователей...

Номер патента: 1115106

Опубликовано: 23.09.1984

Авторы: Куварзин, Мальцев, Милошевский, Нагин, Однолько, Соломоненко, Тюлькин, Чернышев

МПК: G11C 11/40

Метки: варианты, ее, памяти, ячейка

...на шину 1 2 , а запись логического0 подаче низкого потенциыа на шину 1 1 и высокого на шину 1 2 . При этом на шину 1 7 подается положит ель ный потенциал ( + 5 Ч) . В р ез ул ьтате этого при записанной логич ес кой " 1 " триггер устанавливаетс я в состояние, когда потенциал на выходе 9 высокий , а на выход е 1 О низкий . Эт о состояние сохраняется после понижения потенциала на шич е 1 7 .Для считывания состояния ячейки необходимо подать положительный пот енциал на шину 1 7, контролируя при этом потенциал на шинах 1 1 и 1 2 . Высокий потенциал на шине 1 1 и низкий на шине 1 2 свидетельствует о т ом ,чт о в ячейке хранится логическая " 1 " . 11151 Ячейка памяти по второму варианту 55(фиг.2) отличается от первого лишьтем, что транзисторы...

Номер патента: 1119076

Опубликовано: 15.10.1984

Авторы: Белугин, Потяева

МПК: G11C 8/12

Метки: адресации, буферной, памяти

...группы блока элементов И, счетный вход третьего счетчика подключен к выходу второго счетчика, счетный вход которого подключен к выходу первого счетчика, другой вход элемента ИЛИ является четвертым входом устройства, а выход элемента ИЛИ подключен к установочному входу первого счетчика.На фиг. 1 представлена структурная схема устройства адресации для буферной памяти; на фиг, 2 - структурная схема преобразователя кодов.Устройство адресации для БЗУ содержит счетчики 1, 2 и 3, элемент ИЛИ 4, преобразователь 5 кодов и блок 6 элементов И, входы 7 и 8,выход 9, входы 10 и 11, входы 12 и 13 преобразователя 5, выходы 14 преобразователя 5, группы 15 и 16 элементов И блока 6.Преобразователь 5 кодов содержит блок 17 умножения и сумматор...

Номер патента: 1119078

Опубликовано: 15.10.1984

Автор: Клейменов

МПК: G11C 11/14

Метки: блок, доменной, памяти, продвижения, формирования

...потенциала, а другие к эмиттерам соответствующих транзисторов 21. Недостатком прототипа является нессимметричность тока в источнике магнитного поля вращения, связанная с неравенством величин напряжения источников питания. 5 10 15 20 25 Зо 35 40 45 50 55 На чертеже приведена схема блока формирования тока продвижения для доменной памяти через одну из катушек.Формирователь тока продвижения для доменной памяти состоит из двух последовательно соединенных ключей 1, 2, выполненных на транзисторах 3, 4 разной проводимости. Параллельно каждому транзистору включены ограничительные элементы в виде обратно-смещенных диодов 5, 6, два источника питания 7 и 8 соединены последовательно между собой. Источник магнитного поля 9, в виде катушки...

Номер патента: 1120406

Опубликовано: 23.10.1984

Авторы: Бондаренко, Вальков, Задоркина, Мануилов, Соболев

МПК: G11C 7/12

Метки: информации, памяти, пьезоэлектрическом, стирания, элементе

...с различнымн параметрами или.приутере информации о параметрах записываюшух импульсов, или, если внакопитель поступил сигнал помехи,практически невозможно, так как неможет быть достигнута необходимаяидентичность стиракнцих импульсовзаписанным. 06 2 Стирание двумя радиоимпульсамис частотаж 71,5 МГц и 72,5 МГц каж Ф ВНИИПИ Заказ 7750/40Тираж 574 Подписное фиакр ШЙ Ъатектф, 3.Ужгород, ул.Проевтная, 4 Целью изобретения является повышение надежности стирания.Поставленная цель достигается тем, что согласно способу стирания информации в пьезоэлектрическом элементе памяти, основанному на возбуждении упругих колебаний и переориентировании частиц пьезоэлектрика, возбуждение упругих колебаний и переориентирование частиц пьезоэлектрика осуществляют...

Номер патента: 1125654

Опубликовано: 23.11.1984

Авторы: Барышников, Соляр

МПК: G11C 11/34, G11C 7/00

Метки: информации, меди-диэлектрик-кремний, основе, памяти, перезаписи, структуры, халькогенид, ячейке

...на уровне 5 В.Контроль состояния ячейки проводится по величине ее электрического сопротивления: состоянию с высокой проводимостью соответствует сопротивление не более 10 кОм, с низкой проводимостью - не меиее 100 кОм. Промежуточное состояние (сопротивление между 10 и 100 кОм) считается отказом записи.После проверки состояния ячейка подвергается испытаниям на сохраняемость записанной информации в течение 500 ч при 70 С,П р и м е р 2 . Запись состояния с высокой проводимостью осуществляется подачей на ячейку памяти импульсов отрицательной полярности напряжением 6 В при ограничении тока величиной 0,05 мА, состояния с низкой проводимостью - подачей импульсов тока отрицательной полярности величиной 1,5 мА с напряжением не более 3 В....

Номер патента: 1125655

Опубликовано: 23.11.1984

Авторы: Иванисов, Попов

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...потребляемой ячейкой от источни ка питания при передаче уровня логического фф 01 ф,Поставленная цель достигается темчто ячейка памяти, содержащая коммутирующий, управляющий и нагрузочныйтранзисторы, исток коммутирующеготранзистора является входом ячейкипамяти, затвор соединен с первой тактовой шиной, а сток - с затвором управляющего транзистора, содержит также шунтирующий транзистор, затворкоторого подключен к стоку коммутирующего транзистора, сток - к второйтактовой шине, а исток является первым выходом ячейки памяти, сток уп"равляющеготранзистора подключен к 60шине питания, а исток является вторым выходом ячейки памяти, к которомуподключен сток нагрузочного транзистора, исток и затвор которого подключены к общей шине. 65 На...

Номер патента: 1125657

Опубликовано: 23.11.1984

Авторы: Бабаев, Бакакин, Исаев, Попов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...контрольных сигналов блока 15 сравнения;элемент И 62 - обращение к накоги.т 0телю 12 элемент И 63 - опрос кодоРного жгута через дешифратор 16;. элемент И 64 вырабатывает сигнал ошибок; элемент И 65 - Формированиявре в :енной диаграмм (,пуск Формирователя 13 управляющих сигналов (; эле 2- мент И-ИЛИ 67 формирует счетный им,пульс адреса.Формирователь 13 управляющих. сиГналон (фиг 4 ) содержит регистр 77,элементы И 78 - 81 и триггеры 824 д и 83 еРегистр 77 содержит п Р 5 -триггеров в зависимости от контролируемого блокаБлоки, нходящле в предложенное45 устройство, выполнены на интегральных схемах, например, серии "34,Блок 10 ввода ко 1 ч 1 тролируе 1 юх сигналон пОзнОляет прОизВодить считыва"ние контрольной информации с перфоя карты н...

Номер патента: 1126954

Опубликовано: 30.11.1984

Авторы: Самарский, Фирсов

МПК: G06F 9/36

Метки: адреса, буферной, памяти, формирования

...соединс.ц с третьим адресным входом блока памяти. выход которого.и выход триггера соединены с вторым информационным входом первого муль-. типлексора, третий вьгход шифратора соединен с управляющим входом второ. го мультиплексора, второй информационный вход которого соединен с: вторым входом первого 1 лемс.цга И,1 1 строкаО2 строка трока трока де 1, 2 В табл. 1 п ки и ти. иру я корретой ан строк бу тся активносамчти (БП) Т абли од, записываемый в ячеики активнос 9 строки к которойпроисходит обращение ячеика 2 йка еика не изменяется е изменяетс не изменяется 0 е и.=меняетс бозначения: Х трокаой 4 О показано, какая В табл, БП является (кандитатом состояние н минимально актна удаление). провер выходы стся, триги намя ветстгера 5блока 1ти...

Номер патента: 1127007

Опубликовано: 30.11.1984

Автор: Малышев

МПК: G11C 15/00

Метки: ассоциативной, памяти, элемент

...установки в единицу второго триггера, вход установки в20 нуль которого является шестым управляющим входом элемента, а прямой выход соединен с вторым входом четвертого элемента И и с первым входом четвертого элемента И-ИЛИ, второй вход которого подключен к первому . информационному входу элемента, третий и четвертый входы - к второму логическому входу элемента, пятый вход - к выходу второго элемента НЕ, шестой вход - к инверсному выходу второго триггера и третьему входу второго элемента И, а выход является вторым логическим выходом элемента.На фиг, 1 представлена функциональная схема предложенного элемента З 5 ассоциативной памяти; на фиг. 2 - структурная схема ассоциативной матрицы, составленной из этих элементов.Элемент ас"оциативной...

Номер патента: 1128253

Опубликовано: 07.12.1984

Авторы: Игошин, Кощеев

МПК: G06F 9/36

Метки: адресов, памяти, регистровой, формирования

...ветственно с выходами двух адресныхрегистров и регистра общего назначения, входы которых соединены с выходами первого, второго и третьегоблоков элементов И, первые входы которых соединены с первым входом микрооперационных сигналов управления,З 5а вторые входы - с информационнымвходом устройства 23.Недостатком известного устройстваявляется реализация обращения к ограниченному количеству регистров общего назначенияЦелью изобретения является расширение функциональных возможностейустройства за счет реализации возможности выработки адресов произвольного количества регистров памяти,Поставленная цель достигаетсятем., что в устройство для формирования адресов регистровой памяти, содержащее два адресных регистра, регистр общего назначения,...

Номер патента: 1129653

Опубликовано: 15.12.1984

Авторы: Клин, Нам, Павлов, Соловьев, Тюменцева, Фомкин

МПК: G11C 11/14

Метки: памяти, элемент

...нагрузкой в магнитном поле, прикладывают стеклянную пластину с нанесенными на нее взаимно ортогональными токопроводящими шинами 1,Элементы памяти, созданные таким способом, имеют большую энергию переключения.Известны также элементы памяти, созданные на высококоэрцитивной пластине граната системой взаимно ортогональных токопроводящих шин 12.Однако переключение такого элементапамяти требует также больших энергетических затрат (ток переключения 0,6 А наячейку),Цель изобретения - снижение энергоемкости переключения элементов памяти.Поставленная цель достигается тем, что в элементе памяти, содержащем прозрачную диэлектрическую подложку с нанесенным на нее слоем магнитного диэлектрика и две группы взаимно ортогональных шин записи,...

Номер патента: 1129656

Опубликовано: 15.12.1984

Авторы: Бардин, Селитков, Шапилов, Шубников

МПК: G11C 29/00

Метки: памяти

...с первого выхода регистра 20 поступают на синхровход сдвигового регистра 16, ко 25 ЗО 35 40 45 50 55 торый осуществляет сдвиг единицы в сторону старших разрядов при появлении на его управляющем входе сигнала с лицевой панели управления 19. С появлением единицы на определенном выходе регистра 6 производится установка триггера 18 в единичное состояние. Сигнал с выхода триггера 18 через элемент И 22 поступает на управляющие входы триггеров 23 - 28. На выходах последних появляются синхросигналы, длительность и время появления которых определяются последовательностью синхросигналов, поступающих на установочные входы этих триггеров с выходов сдвигового регистра 20.Работа триггеров может блокироваться сигналом, поступающим из блока...

Номер патента: 1132344

Опубликовано: 30.12.1984

Авторы: Ерохин, Рогозов

МПК: H03K 3/29

Метки: памяти, ячейка

...коллектор пятого транзистора связи - с базой пятого транзистора, дополнительный коллектор которого - с базой третьего транзистора, эмиттеры четвертого и пятого транзисторов связи - с соответствующими коллекторами опорного.и блокировочного транзисторов, коллекторы второго и четвертого транзисторов связи - с базами второго и четвертого транзисторов, соответствующие дополнительные коллекторы шестого транзистора - с базами первого и третьего транзисторов, а его база - с входной шиной.На чертеже представлена принципиальная схема предложенной ячейки,памяти.Ячейка памяти содержит два триггера с непосредственными связями, выполненные на первом и втором, третьем и четвертом транэисторах - 1-4, пятый, шестой и блокировочный транзисторы 5-7 типа р...

Номер патента: 1133620

Опубликовано: 07.01.1985

Авторы: Булатова, Донцова, Тихомирова, Шувалов

МПК: G11C 11/22

Метки: памяти, сегнетоэлектрических, элементов

...сегнетоэлектрического материала. 15Наиболее близким по технической сущности к изобретению является способ изготовления сегнетоэлектрических элементов памяти, включающий разделение кристалла на плоско параллельные пластины, нанесение на эти пластины токопроводящих полос в виде ортогональных строк и столбцов и членение пластин с нанесенными электродами на подобные 25 части 2 .Недостатком известного способа является низкое качество изготовления, не учитывающее анизотропию характеристик переключения, что приводит к разбросу параметров элементов,Цель изобретения - повышение ка" чества изготовления сегнетоэлектрических элементов памяти.Поставленная цель достигается тем,35 что согласно способу изготовления сегнетоэлектрических элементов...

Номер патента: 1134964

Опубликовано: 15.01.1985

Авторы: Бородин, Иванов, Мельников, Цурпал

МПК: G11C 16/10

Метки: микросхем, памяти, постоянной, программирования

...формирователь 48 поступает на вход готовно;.:и ЭВМ СхИ. Данные цо шине 31 пос упают через усилитель-приемник 25 на входы регистров и записываются в тот регистр, который стро бируется сигналом с шины 5.В режиме считывания по шине управ.ления поступают сигналы УО=У 1=0,которые закрывают блок 45 элементов И и разрешают работу элементаИ 46, Сигнал с этого элемента открывает усилитель-передатчик 26, и инФормация поступает по шине 31 в ЭВМ.Функциональная схема блока синхронизации (фиг.З) может быть использована при подключении к микро-ЭВМ"Электроника". Блок 28 содержитсхему 49 выбора внешнего устройства,элемент И 50, триггер 51, регистр 52дешифратор 53, элементы И 54, 55,56 и 57, дешифратор 58, элементИЛИ 59, элеменч И 60, элемент...

Номер патента: 1136176

Опубликовано: 23.01.1985

Автор: Никитин

МПК: G06F 13/00

Метки: памяти, процессором, сопряжения

...с информационными входами первого и второго регистров адреса памяти, выход первого регистра адреса памяти соединен с управляющим входом первого селектора выходной информации памяти, адресным входом первого блока памяти и с вторым информационным входом блока обнаруже5ния конфликтов, третий информационный вход которого соединен с выходом второго регистра адреса памяти, с адресным входом блока памяти и с управляющим входом второго селектора выходной информации памяти, выходы первого и второго блоков памяти соединены соответственно с информационными входами первого и второго селекторов выходной информации памяти, группы управляющих входов блока коррекции первого операнда и блока коррекции второго операнда соединены соответственно...

Номер патента: 1137539

Опубликовано: 30.01.1985

Авторы: Бессмертный, Тураходжаев

МПК: G11C 29/00

Метки: блока, памяти

...дополнительного элемента Иподключен к первым входам первогораспределителя импульсов и пятогодополнительного элемента И, второйвход которого подключен к выходурегистра адреса, а выход - к первому входу второго распределителя импульсов, выходы распределителей импульсов подключены к другии входамрегистров, а вторые входы - к одномуиз выходов дешифратораадреса,На фиг,1 и 2 представлена структурная схема предлагаемого устройства , для контроля блока памяти.Устройство содержит элементыИ 1-5,с первого по пятый, первый 6 и40второй 7 элементы ИЛИ, первый 8 ивторой 9 триггеры, формирователь 10импульсов, входной регистр 11,регистр 12 адреса, дешифратор 13 адреса, блок 14 сравнения, шины 1545ввода информации. Входы и выходыустройства соединяются с...

Номер патента: 934834

Опубликовано: 07.02.1985

Авторы: Верховина, Снегирев, Фельдман

МПК: G06F 13/16, G06F 9/50

Метки: блока, магистрали, общего, памяти, подключением

...входом блока арбитража, выход которого соединен со вторым управляющим входом блока управления направлением передачи, второй управляющий выход которого соединен с управляющим входом блока связи, с магистралью общего блока памяти, вторые информационные, управляющие и адресные входы/выходы блоковсвязи с магистралью общего блока памяти всех каналов соединены соответственно и подключены к магистралиобщего блока памяти, которая является второй группой информационных, управляющих и адресных выходов устройства, группы управляющих входов/выходов блоков арбитража каждого канала соединены между собой,Цель достигается также тем, чтоблок арбитража содержит элемент НЕ,элемент .задержки, переключатель, дватриггера, два элемента И, выход первого...

Номер патента: 1140165

Опубликовано: 15.02.1985

Авторы: Гайворонский, Рогозов, Самойлов, Чернов

МПК: G11C 11/40

Метки: памяти, ячейка

...второго и - р - и ключевого транзистора последующего каскада ячейки памяти, база и коллектор блакировочного и - р - и-транэистора подключены к соответствующим обьеди- у йенньи коллекторам первого и второго и - р - й ключевых транзисторов. 4На фиг. 1 приведена электрическая принципиальная схема ячейки памяти для четырехуровневого входного сигнала; на фиг. 2 - функциональная схема устройства, поясняющая принцип ее работьц на фиг, 3 - временная диаграмма работы устройства,Ячейка памяти (фиг. 1) содержит многоколлекторный и - р - и-транзистор 1, связан тактирующий многоколлекторный и - р - и-транзистор 2,и - р - и-транзисторы 3, 4 и 5 связи, первые ключевые многоколлекторные и - р - и-транэисторы 6-9, вторые ключевые и - р -...

Номер патента: 1140168

Опубликовано: 15.02.1985

Автор: Останков

МПК: G11C 11/00

Метки: многоустойчивый, памяти, элемент

...элемента памяти эа счетвыполнения функций преобразования коОдов.Поставленная цель достигаетсятем, что в многоустойчивом элементепамяти, содержащем десять элементовИ-НЕ, причем выход 1-го элемента 45И-НЕ ( 1, 2, , 10) соединенс входами 6+4), (д+5) и (1.+6)-гоэлементов И-НЕ и является соответствующим выходом первой группы выходовмногоустойчивого элемента памяти, 5 Овыход -го элемента И-НЕ является(Зх)-м выходом второй группы выходов многоустойчивого элемента памяти.На чертеже схематически представлен многоустойчивый элемент памяти 55на десять состояний, позволяющий вкаждом состоянии формирователь два.различных кода состояния. 1682Многоустойчнвый элемент памяти содержит элементы ИНЕ 1-10, выходы 11-20 первой группы (коды с шагом Б=1 и...

Номер патента: 1140179

Опубликовано: 15.02.1985

Авторы: Гринштейн, Колтыпин, Новик

МПК: G11C 29/00

Метки: оперативной, памяти

...одними из выходов устройства, одним из входов которого является второй вход анализатора сигналов, введены Р-триггер, группа сумматоров по . модулю два, второй счетчик и третий счетчик, одинУстройство работает следующим образом, Синхросигналы с генератора 1 запускаютсчетчик 2, работающий в режиме непрерывного пересчета. Так как информация в Р- триггер 3 записывается по переднему фронту на его синхровходе, то выходной сигнал Р-триггера 3 представляет собой сдвинутый на один такт синхросигнала выходной сигнал первого разряда счетчика 2 и используется в качестве сигнала разрешения выборки контролируемого блока 7. Выходы следующих ордам разрядов счетчика 2 через группу 40 двухвходовых сумматоров 4 по модулю двауправляют адресными входами...

Номер патента: 1142838

Опубликовано: 28.02.1985

Авторы: Кондратьев, Фирсов

МПК: G06F 13/00

Метки: памяти, процессором, сопряжения

...регистра и регистра адреса, выход триггера пуска соединен с входом запуска генератора тактовых импульсов, введены память признаков обращения, группа элементов И, группа элементов задержки, первый и второй элементы ИЛИ и элемент И, причем выход младших разрядов регистра адреса соединен с, адресным входом памяти признаков обращения, выход которой соединен с управляющим входом мультиплексора, с входом первого элемента ИЛИ и с первыми входами элементов И группы, выходы которых через элементы задержки группы соединены с входами второго элемента ИЛИ, выход которого соединен с входом установки в единицу триггера пуска, вход установки в ноль которого соединен с выходом элемента И, первыйвход которого соединен с выходом первого элемента ИЛИ,...

Номер патента: 1144142

Опубликовано: 07.03.1985

Авторы: Зорин, Олейник, Яковлев

МПК: G11B 5/85

Метки: внешней, диски, металлических, нанесения, памяти, покрытий

...яв" ляется сложность механизма переме щения и наклона подложки и большие размеры вакуумной камеры, обусловленные необходимостью обеспечения сравнительно больших расстояний между испарителями и подложкой при косом, 2 О напылении, необходимом для получения равномерной толщины и одинаковых свойств покрытия по всей площади покрываемой основы носителя информации. 25Наиболее близким по техническойсущности и достигаемому эффекту кпредлагаемому является устройство,содержащее установленные в вакуумной камере первый и второй испарители со своими подвижными заслонками, два нагревателя дисков и дискодержатель, установленный с возможностью вращения и кинематически связанный с механизмом вращения, при 35этом нагреватели установлены по разные...

Номер патента: 1144154

Опубликовано: 07.03.1985

Авторы: Бохан, Дербунович, Кимарский, Кузовлев, Либерг, Черняк

МПК: G11C 29/00

Метки: интегральных, микросхем, памяти

...с выходами генераторовимпульсов и одним из выходов пер-.вого блока управления, выход второ- З 0го формирователя управляющих сигналов является первым выходом устройства, первым входом которогоявляется вход одного из генераторовимпульсов, программируемый блок 35питания и датчик температуры, выходы которых являются соответственно вторым и третьим выходами устройства, триггер, выход которогоподключен к входу третьего формирователя управляющих сигналов,пульт управления, соединенный с первым и вторым блоками управления,первый счетчик и группы счетчиков,одни из выходов которых подключены соответственно к управляющимвходам первого и второго формирователей управляющих сигналов, программируемого блока питания и датчикатемпературы и к...