Патенты с меткой «памяти»

Номер патента: 1432612

Опубликовано: 23.10.1988

Авторы: Анохин, Дробышевский, Лешукович, Шац

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...щему с вьмода формирователя 7, блок 3 разрешает формирование следующего выбранного теста. Сигнал с выхода блока 3, поступающий на входы блока 8 и счетчика 4, блокирует прохождение счетного сигнала на вход счетчика 4 и обращение к памяти 14 на входе блока 8 на время поиска очередного выбранного теста. По сигналу окончания теста блок 3 разрешает запись н память 14 фоновой информации. Сигнал переноса на входе блока 3 перенодит последний н состояние, соответствую-, щее разрешению выполнения собственно тестовой программы.На входы коммутатора 5 поступают управляющие сигналы с выходов формирователя 7, причем в зависимости от выполняемого теста на выход коммутатора 5 проходит прямой или инверсный код адреса, поступающий на информационные...

Номер патента: 1434443

Опубликовано: 30.10.1988

Авторы: Волынец, Гикавый, Мельниченко, Осадчук

МПК: G06F 13/00

Метки: доступа, памяти, прямого

...результате чего сигнал О с прямого выхода триггера9 поступает на вход ВМ двунаправленногокоммутатора 7, подключая сигналы с выходов А(0 - 3 и ЧТВВ, ЗПВВ контроллера ПДП 4 соответственно к МА и МУ устройства.По спаду сигнала Ф 1 в такте ТЗ контроллер ПДП 4 вырабатывает сигнал ЧТЗУ или ЧТВВ, по которому на МД устройства выдается информация, извлеченная соответственно из памяти или устройства ввода-вывода. По спаду сигнала Ф 1 в такте Т 4 контроллер ЩП 4 вырабатывает сигнал ЗПВВ или ЗПЗУ, по которому информация, находящаяся на МД устройства, записывается соответственно в устройство ввода-вывода или в память. Адрес ячейки памяти, из которой извлекается или в которую записывается информация, поддерживается на МАустройства.По сигналу СИНХР в...

Номер патента: 1434495

Опубликовано: 30.10.1988

Автор: Гаврилов

МПК: G11C 7/00, G11C 8/12

Метки: адресов, буферной, памяти, формирования

...- при передаче сообщения.В исходном состоянии в циклах записи в блок 1 памяти постоянно записывается значение счетчика 5. Импульс записи проходит через элемент И 4 на вход записи блокапамяти.В циклах чтения из блока 1 памяти считывается значение, записанное в блок 1 памяти в том же канальном интервале предыдущего цикла. В резуль - тате для всех каналов на выходе АЛД 2 формируется и загружается в регистр 3 код нуля - начальные текущие адреса для каждого канала как приемного, так и передающего, так как в данном случае В .= С - 1.При приходе слова сообщения, о чем свидетельствует логический "0 в цикле приема на входе 14 устроц тна, занам интервале. Появление слова сообщения в нулевом канале ("О" на входе 14 ) вызывает запрет записи в блок...

Номер патента: 1434496

Опубликовано: 30.10.1988

Авторы: Левина, Орешин, Цабель

МПК: G11C 11/401, G11C 7/00

Метки: блоках, информации, памяти, регенерацией

...устройств на выходе элемента НЕ 6 устанавливается потенциал, запрещающий прохождение сигнала регенерации по запросу низкого приоритета с прямого выхода триггера 4 через И - НЕ 8, Регенерация задерживается до обработки всех запросов внешних устройств. Если ввиду большой нагрузки на процессор, запрос регенерации низкого приоритета не отработан к моменту прихода следующего импульса с выхода 13 делителя 1 (триггер 4 в единичное состояние, триггер 5 - в нулевом, сигнал сброса с входа 22 снят), устройство отрабатывает цикл регенерации по запросу высокого приоритета, сопровождаемый остановкой обращений внешних устройств, Импульс запроса на регенерацию поступает на установочные входы 14 и 15 триггеров 4 и 5, но триггер 4 находится в...

Номер патента: 1434497

Опубликовано: 30.10.1988

Авторы: Блажеевич, Летнев, Терпугов

МПК: G11C 11/401, G11C 7/00

Метки: динамической, памяти, регенерации

..."ВВОД", в ответ на который оперативная память 15 снимает сигнал "СИП".Триггер 4 1 сбрасывается очередным ТИ, а следующим ТИ сбрасывается триггер 44 и снимается сигнал "СИА". Одновибратор 35 выделяет задний фронт и формирует на выходе 26 блока 7 одиночный импульс, который поступает на управляющий вход дешифратора 9, обнуляя тем самым счетчик 8, соответствующий коду, хранящемуся в регистре 11. Одновибратор 49 выделяет передний фронт и формирует импульс отрицательной полярности, обнуляющий триггер 40,25 а через элемент НЕ 34 и триггер 4, Снимаются сигналы "РГН" и "ПЗ", цикл дегенерации закончен.Таким же образом может осуществляться регенерация для любой строкиоперативной памяти 15, Если же в про-цессе работы устройства ни один изсчетчиков 8...

Номер патента: 1434499

Опубликовано: 30.10.1988

Авторы: Кролевец, Сидоренко, Стиканов, Юхименко

МПК: G11C 11/40, G11C 11/4063

Метки: информации, мноп-элементе, памяти, считывания

...1 строке затвора транзистора Т 1,ю 4блока 7, открывая транзистор Т , 44 (транзистор Т; ,закрыт) и закрывая1адресные транзисторы Т,Т , где а - количество запоминающих транзисторов в строке. Формирователи 2 и б вырабатывают при этом нулевые потенциалы.45Напряжение стирания, вырабатываемое формирователем 5, воздействует одинаковым образом на затворную систему запоминающих транзисторов Т; и Т;Х;(по длительности и абсолютной величине напряжения), что при соответствующей длительности импульса стирания переводит транзисторы Т ,Т; Т , в состояние с одинаковым пороговым напряже 55 нием. В режиме "Считывание" формирователь 1 вырабатывает команды, обеспечивающие подключение блока 7 кстроке, открывая транзисторы Т;/ Т;, , Считывание информации из...

Номер патента: 1434500

Опубликовано: 30.10.1988

Автор: Радченко

МПК: G11C 13/04

Метки: блок, обращения, оптоэлектронной, памяти

...на резисторе К ослабляетполяризацию материалов, заключенныхмежду электродами. Это повышает пороги препятствует визуализации неус.тойчивых элементов интерферограммы (вблизи начального уровня порогового пре14 З 45 ООряда и в фотопроводнике и в р-п - переходе, так как и тот и другой харак- =теризуются ВАХ с участками отрицательй- ного сопротивления.5о- При указанных толшинах светочувствительность слоя 7 невелика, но в отличие от люминесцентных преобразователей иэображений здесь это не имеет1 О значения - недостаточная чувствительо- ность легко компенсируется увеличением мощности ОКГ.Высокое разрешение устройства обеск печивается созданием мелкоструктурных 7, 1 В интерферограмм непосредственно внутри е- фоторезистивного...

Номер патента: 1437754

Опубликовано: 15.11.1988

Авторы: Думин, Носов, Остапенко, Сафронов, Фаткулина

МПК: G01N 25/00

Метки: исследований, памяти, пластичности, превращения, термомеханических, термочувствительных, формы, элементов, эффекта

...перемещение, и, соответственно,изменение разности напряжений Н и Б(за счет изменения по величине Й ),В точке перемещения, соответствующей 25максимальному восстановлению формы, всоответствии с предварительной настройкой напряжения Г и Н -,ыравниваются по величине (П = Н, =. О)./Комнаратор 12 срабатывает, ка выходе щего появляется сигнал, который дифференцирующей цепочкой 14 преобразуется в импульс установки в нулевое состояние КЬ-триггера 15, Контакты 21реле 20 размыкаются, начинается фазаохлаждения ТЧЭ 1,Компаратор 13 в соответствии с настройкой все время фазы нагрева находится в единичном состоянии, и наего выходе есть сигнал, Однако кивертор 16 сигнала на выходе не имеет.В процессе охлаждения ТЧЗ 1 засчет развития в нем процессов...

Номер патента: 1437912

Опубликовано: 15.11.1988

Авторы: Антонин, Бабкин, Натензон, Станислав, Ярослав

МПК: G11C 7/20

Метки: блока, импульсного, памяти, питания, постоянной

...содержит эмиттерные повторители на транзисторах 23 и 24, диоды25 и 26, конденсатор 27 и резисторы28 и 29.На фиг.1-3 приняты следующие обозначения для сигналов: И, - напряже 45ние на конденсаторе 2;ИМОУ - сигнало готовности питания для блока 5;СЕк - сигнал запроса от процессора,напряжение питания дпя блока 5.Устройство работает следующимобразом.Напряжение с источника постоянногопитания подается через ограничитель551 тока на разряженный конденсатор 2.Цепь между блоками 3 и 5 при этомразомкнута, т.е. ключ 4, управляющий замыканием цепи между блоками 3 и 5, разомкнут, В результате происходит заряд конденсатора 2 до напряжения И(см.фиг,4), при котором срабатывает ключ 4, замыкающий цепь между блоками 3 и 5. Тем самым подается питание...

Номер патента: 1437918

Опубликовано: 15.11.1988

Авторы: Мальцев, Милошевский, Нагин, Тюлькин, Чернышев

МПК: G11C 11/40

Метки: мноп, памяти, перепрограммирования, транзисторе, ячейки

...подаваяна затвор запоминающего МНОП-транзистора импульс напряжения стирания самплитудой не меньшей амплитуды импульса напряжения записи, напримерравной ей и составляющей 25 В, и длительностью 5 мс (фиг. 1); В результате воздействия этого импульса пороговое напряжение запоминающего транзистора увеличивается и станет равным, например, 4,0 В, причем это произойдет на фоне некоторого общегосдвига межпороговой зоны этого транзистора. Затем пороговое напряжение50уменьшают до значения, соответствующего стертому состоянию, подавая на затвор запокнающего транзистора, например, импульс напряжения той же полярности,но с амплитудой, например, 20 В, В результате этого пороговое напряжение запоминающего транзистора уменьшается на 1,5-2,0 В, что...

Номер патента: 1437919

Опубликовано: 15.11.1988

Автор: Кушниренко

МПК: G11C 11/40

Метки: памяти, ячейка

...Если на конденсаторе 1 напряжение +5 В (состояние лог "1") то открывается транзистор 5 и конттенсатор 1 псдза-. ряжется до напряжения +5Вторым .источником 9 напряжения.Если конденсатор 1 аряжается НалряжЕНИЕМ -5 3 (СССТСЯ 11 ИЕ ЛС п),то открывается транзистор 4 и конденсатор 1 подзаряжется до напряжения -5 Б первым источником 8 напряжения,формула изобретенияЯчейка памяти, содержащая первый элемент И, первый и нторой входы которого являются соответственно информационным входом и Входом записи тчейки памяти, второй элемент И,перВьй вход которого соединен с выходом первого элемента И, а второй вход и Выход являются соответственно входом считывания и информационным выходам ячейки, накопительный элемент на конденсаторе, первый нынад...

Номер патента: 1437922

Опубликовано: 15.11.1988

Авторы: Головин, Икленко, Котов, Савкин, Файсканов

МПК: G11C 17/00

Метки: блоков, памяти, постоянной, программирования

...блоков постоянной памяти устройством начинается с сигнала "Начальная установка", устанавливающего все регистры устройства в исходное состояние, Сигнал "Началь. ная установка" вырабатывается блоком 15 по определенному коду, приходящему на первый вход блока 15.В режйме программирования по входу 26 устройства в регистр 9 адреса записывается адрес, по которому будет производиться программирование. Запись осуществляется управляющим .сигналом с блока 15, который вырабатывается по определенному коду, приходящему с входа 30 устройства. Затем по входу 26 устройства выставляется информация для программирования, которая записывается в регистр 1 сиг" налом с выхода блока 15, который вырабатывается по определенному коду с входа 30 устройства....

Номер патента: 1437925

Опубликовано: 15.11.1988

Авторы: Алимов, Афанасьев, Иванов, Кирьяк

МПК: G11C 29/00

Метки: блоков, памяти

...ямпульсь 1 22 отрицательной полярности,. Поступающие ка Вход элемента И 5 я блокирующие один из импульсов 20 с выходя элемента 4 задержки. По .ранту отрицательного сигнала 22 расы-;.1,ителя 3 имгульсов адресный счетчик 6 переходит В начальное состоя- НИЕ - ВСЕ н 0 н. ЗатЕМ фарМИраВатЕЛЬ 7 япульсов управления Вырабатывает ; гнал 24 Выборки информации из нулевой ячейки проверяемого блока 8 памяти Считаккый код из блока 8 памяти пс срезу сигнала 25 с выхода элемента 10 задержки заносится В кольцевой регистр 11 сдвига Так как на выходах адреснога счетчика б отсутствуют Все "1", то на выходе элемента И 15 устанавливается уровень "0", а генератор 9 псевдослучайной последователькасти переходит в режим выработки псевдослучайной...

Номер патента: 1439566

Опубликовано: 23.11.1988

Авторы: Бруевич, Воробьев, Куликов, Смирнов

МПК: G06F 1/04

Метки: блоков, памяти, синхронизации

...расширения диаграммы оказывается недостаточно, тоописанный процесс повторяется, иначе после окончания тестирования отрицательный импульс поступает на вход15 и через элемент И 12 подается настробирующий вход дешифратора 11, азатем на выход 16. В результате число, записанное в счетчике 36, увеличивается еще на одну единицу, чтообеспечивает запас надежности по величине С. Одновременно отрицательныйимпульс с входа 15 через элемент ИЛИ 457 поступает на первый вход элементаИЛИ 8. Поскольку на его второмвходе присутствует низкий уровеньнапряжения с инверсного выходатриггера 6, то отрицательный импульсформируется также на выходе элемента ИЛИ 8 и своим задним фронтом пе реводит счетчик 10 в состояние (001) .Кроме того, отрицательный импульс...

Номер патента: 529672

Опубликовано: 23.11.1988

Авторы: Зенцова, Сафонов, Хрящев

МПК: G11C 11/40

Метки: памяти, элемент

...истоком МНОП структуры, обусловленное наличием расположенных по обеим 3 Осторонам затвора по ширине каналаобластей маскирующего диэлектрика,которое может быть принято за признак"О" и привести к ложному считываниюйнформации,Цель изобретения - повышение надеж.ности элемента памяти при считыванииинформации,Это достигается тем, что в элементпамяти введены дополнительные области 10запоминания, прилегающие к основнойобласти запоминания и расположенныепо обеим сторонам затвора МНОП сгруктуры по ширине канала. 2На чертеже показана конструкция элемента памяти.Элемент памяти содержит: исток 1, область 2 двуслойного диэлектрика, не обладающую эффектом запоминания, область 3 маскирующего диэлектрика, основную область 4 запоминания двуслойного...

Номер патента: 1441458

Опубликовано: 30.11.1988

Авторы: Глухов, Малков, Постников

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...считывание информации из блока 11 и поступление ее на первый вход блока 7сравнения, Эталонная информация изЭВМ через коммутатор 5 поступает навторой вход блока 7. При поступленииимпульса из Формирователя 2 импульсов на управляющий вход блока 7 происходит сравнение с выдачей результатов в блок 8, Таким образом, сравнивается с эталоном информация блока11, алгоритм проверки задается ЭВМ,скорость проверки определяется устройством ЭВМ, где хранится эталоннаяинформация.На втором этапе проводится контроль временных характеристик блока11. На второй управляющий вход 12поступает сигнал, переводящий устройство в автономный режим работы.Второй вход блока 7 через коммутатор5 подключается к выходу регистра 4.На первый управляющий вход 6 поступает...

Номер патента: 1442990

Опубликовано: 07.12.1988

Авторы: Бучнев, Горовой, Карпунин, Корнеев, Песоченко

МПК: G06F 9/36

Метки: адресации, памяти

...нулевого, а З 5 коммутатор 14 по сигналу записи, поступающему на его третий информационный вход, производит запись инфор-,мации в регистр маски, код которогопоступает на его пятый информацион ный вход с регистра б ресурсов (стар-шие 5 разрядов). После записи масокдля всех кубов памяти микропроцессорзаписывает во второй разряд регистраресурсов логический "0", при этом 45 коммутатор 14 пропускает коды адресакубов памяти, поступающие с регистров11 и 10 на его первый информационныйвход, и сигналы выборки куба памятии записи в кубы памяти, поступающие 50 соответственно на его второй и третийинформационные входы. Иэ замаскирот;ванного куба памяти возможно толькочтение информации. инвертора подается логическая поступает на тактовый вход...

Номер патента: 1444785

Опубликовано: 15.12.1988

Автор: Шевкопляс

МПК: G06F 12/00

Метки: адресации, динамической, памяти

...циклами регенерации (16 мкс) процессор многократно, в нужной емупоследовательности обращается к15 области программы и данных (Р 1, Р 2и РЗ); при этом в блоках 1, 1 и1 реализуются режимы страничной .записи и считывания.Если номер текущей страницы три20 обращении к блоку 1(1, 1 ) не совпадает с ранее принятым на регистр10,(10, 10), то блок 8 управленияформирует последовательность сигналов, обеспечивающих снятие сигнала25 ВАБ с входа 46 7(46, 46 ) с последунгщей отработкой процедуры первогообращения к ячейке памяти.в страничном режиме (см.начальные участки временных диаграмм приведенных на30 фиг.9 и 10). При этом номер первойстраницы запоминается в регистре10 (10, 10 ) в расчете на то, чтов дальнейшем можно будет продолжитьработу в...

Номер патента: 1444794

Опубликовано: 15.12.1988

Авторы: Анциферов, Евстигнеев, Клейнер, Латышев, Тараев

МПК: G06F 9/52

Метки: блоком, двух, общим, памяти, процессоров, работы, синхронизации

...выставляет.на совмещенной системной магистрали адрес/данные (АД) адрес, который по заднему фронту сигнала синхронизации обмена (ОБИ) переписывается в адресный регистр 33 процессора 2 1. Этим же сигналом триггер 4 возвращается в исходное нулевое состояние.Если процессор 21 осуществляет процедуру чтения данных из блока 23 памяти, он формирует сигнал чтения ДЧТ, который через элемент И 27 открывает шинный формирователь 35 на передачу информации от блока 23 памяти на магистраль АД процессорного элемента 25, Шинный формирователь 36 при этом находится в высокоимпедансном состоянии, Элементы И 29 и ИЛИ 24 закрыты и на управляющем входе блока 23 памяти установлен нулевой уровень, соответствующий режиму чтения памяти.Если процессор 2 1...

Номер патента: 1444882

Опубликовано: 15.12.1988

Авторы: Изюмов, Лямина, Николаев, Росницкий, Чабров

МПК: G11C 29/00, G11C 7/00

Метки: блоки, записи, информации, памяти, полупроводниковые, постоянной

...питания, т.е, в девяти режимах динамического контроля;Код счетчика Режим контроля Контроль при минималь" ном значении питающего напряжения и минимальном времени выборки ин Формации Контроль при минимальном значении питающего,напряжения и номинальном времени выборки информации Контроль при минимальном значении питающего напряжения и максималь ном времени выборки ин" Формации Контроль при номиналь" ном значении питающего напряжения и минимальном времени выбрки ин- Формацииз ,144 Контроль при номинальном значении питающего напряжения и номинальном времени выборки ин- формации О 00 О 01 0110 0111 1000 Устройство для записи информации 40 в полупроводниковые блоки постояннойпамяти по авт.св. 9 826416, о т л и"ч а ю щ е е с я тем, что, с...

Номер патента: 1444888

Опубликовано: 15.12.1988

Авторы: Белоусов, Герасимов, Григорьев, Кармазинский

МПК: G11C 11/40

Метки: памяти, ячейка

...упрощение и уменьшение потребляемой мощности ячейки памяти.На чертеже представлена ячейка па. - 10 мяти.Ячейка памяти содержит первый и второй нагрузочные элементы 1 и 2 на КМДП в транзистор р-типа, первый и второй переключающие элементы 3 и 4 15 на КМДП-транзисторах п-типа, управляющий элемент 5 на КМДП-транзисторе и- типа, первую и вторую разрядные шины 6 и 7, адресную шину 8, шину 9 питания ячейки памяти. 20Принцип действия ячейки заключается в следующем.В режиме хранения элемент 5 закрыт и на шинах 6 и 7 принудительно устанавливают нулевое напряжение.АВ режиме чтения элемент 5 открывается путем подачи напряжения на шину 8, благодаря чему обеспечивается протекание сквозного тока через элементы 4,5, (3,5,2) в емкость первой 30...

Номер патента: 1444896

Опубликовано: 15.12.1988

Авторы: Багян, Биккулов, Великовский, Смирнов, Чистяков, Шульга

МПК: G11C 29/00

Метки: блоков, памяти

...с выхода элемента И 119 проходит через второй выход блока 8, четвертый вход блока 4 (фнг.б) и блокирует элементы И 4850 148-8, т,е. сигналы записи, Счетчик 127 начинает отсчитывать время паузы, начиная с записанного в негокода константы 001111000110 =1586,., Во время паузы на выходе формирователя 173 блока 15 формируется сигнал, который пос туп ает в источник 1 7 для управления напряжением питания. По окончании паузы на выходе переноса счетчика 127 появляется единичный уровень, по которому триггеры 136 и 135 возвращаются в исходное состояние, При этом счетчики 70-72 разблокируются, а также снимается блокировка с элементов И 48-1 48-8 блока 4, Аналогично записи нулей производится запись единиц по всем адресам контролируемой памяти. По...

Номер патента: 1445685

Опубликовано: 23.12.1988

Авторы: Кудинова, Максимович, Миценко, Ткаченко

МПК: A61B 5/04, A61B 5/16

Метки: деятельности, изменения, объема, оценки, памяти, процессе, слуховой, трудовой

...сдвига показателя КГР в экстремальное значение его сдвига. На следующий день после упражнения памяти в то же время суток тем же способом повторно определяют объем памяти и по приведенной вьпне формуле рассчитывают изменение объема слуховой памяти,Пример. У испытуемого Н. определили объем кратковременной слуховой па. мяти, который составил 5,2 усл.ед. Затем испытуемому в записи на магни.тофоне с интервалом 5 с зачитали 10 не связанных по смыслу, закодирован- ных цифрами от О до 9 слов.Испытуемый должен был запомнить слово и соответствующий ему код. Через 10 с этот же ряд слов предъявляли повторно в случайном порядке, а испытуемый называл код. Описанную процедуру повторяли пять раз. Исходный уровень КГР у испытуемого составил 6 мВ. В...

Номер патента: 1451776

Опубликовано: 15.01.1989

Автор: Пужай

МПК: G11C 19/14

Метки: памяти, ячейка

...формирователя 15, на выходеэлемента И 9 появится уровень логической "1", который через резистор76 з 145174 устанавливает элемент И-НЕ 8 в состояние логического "О". Через открытый первый ключевой элемент 6,резистор 2 и первую обмотку транс 5форматора 5 начинает протекать токлогического "О" элемента И-НЕ 8,Положительная обратная связь триггера замыкается, и он устанавливает"ся в нулевое состояние. 10После окончания импульса формирователя 19 второй ключевой элемент7 размыкается и под действием тока,протекающего через первую обмотку .трансформатора 5 и первый ключевой 15элемент 6, рабочая точка смещаетсяв точку -Вз, соответствующую логическому "О". Диод 12, включенныйпараллельно второй обмотке трансформатора 5, исключает сбой триг-20гера в...

Номер патента: 1451781

Опубликовано: 15.01.1989

Авторы: Иванов, Цыркин, Шовколович

МПК: G11C 29/00

Метки: памяти, постоянной

...выбранной микросхемы ПЗУ. Набрав на тумблерах 10 код какой-либо микросхемы ПЗУ, можно в режиме записи наблюдать на индикаторе 22 эталонную сигнатуру микросхемы, полученную в блоке 17, и содержимое соответствующей ячейки блока памяти (при правом положении тумблера 53) при помощи переключа теля 49 (соответственно нижнее и среднее положения).Режим считывания. Появление сигнала Считывание" приводит к установке в "1" триггера 47. После появления сигнала "Пуск" на устройство начинают поступать импульсы ТИ и ТИ. После получения сигнатуры -й микросхемы.ПЗУ по сигналу с выхода формирователя 45 импульсов происходит сравнение полученной сигнатуры с ко 51781 45 50 55 10 20 25 30 35 40 довым эталоном (эталонной сигнатурой), хранящемся в блоке 18...

Номер патента: 1453447

Опубликовано: 23.01.1989

Авторы: Терзян, Торосян

МПК: G11C 17/00

Метки: блоков, памяти, постоянной, программирования

...на вход триггера 30 только тогда, когда код адреса строки проверяемой ячейки памяти блока 5 не совпадает с содержимым регистра :2 адреса неисправной строки (игнорируется ошибка этой строки,. так какона должна быть заменена). Если иа триггере 30 фиксируется логическая "1" (обнаружена ошибка еще в однойстроке блока 5), то происходит сбросустройства.в исходное состояние черезэлементы ИЛИ 43, ИЛИ-НЕ 44, триггер 36, и на выходе 10 выдается сигнал "Конец работы".Если на триггере 30 до конца проверки блока 5 не фиксируется ошибка, то сигналом с вькода регистра 1 по .входу 25 блока 8 через элемент И-ИЛИ38 содержимое счетчика 34 увеличивается на единицу и устройство переходит на второй режим работы "Прог-:раммирование неисправной строки"...

Номер патента: 1456996

Опубликовано: 07.02.1989

Авторы: Агарок, Голубев, Стенькин, Чулкина

МПК: G11C 29/00

Метки: блоков, памяти

...адреса,Выход регистра 24 блока 14 генерации теста вырабатывает сигнал режи"ма работы блока памяти: запись в негоинформации или считывание из блокапамяти хранимой информации с последующим ее сравнением в блоке 5 срав-.нения с эталонной информацией, Кроме того, этотсигнап дает разрешениена прохождение сигнала выхода с блока 5 сравнения на информационный входтриггера 8, управление которым осуществляется сигналом 21 с блока 15 памяти, В случае несовпадения выходной информации с блока памяти и эталонной инфор мации три г гер 8 у ст ан ав-ливается в нулевое положение и запрещает дальнейшее управление счетчиком 4 адреса. Выход 19 представляет собой сигнал эталонного тестового слова, который в режиме записи через. коммутатор 13...

Номер патента: 1462397

Опубликовано: 28.02.1989

Авторы: Злобинский, Мухортов

МПК: G09B 9/00

Метки: обучаемого, памяти, тренировки

...ИЛИ 33 поступает на вход элемента И 59 и запрещающий вход элемента 54, пре Дотвратин включение индикатора 11, Т.е элемент 54 не пропускает имйульс переполнения с выхода счетчика 42.Одновременно импульс с выхода гене ратора 2-1 через кнопку 37, элементИЛИ 40 и элемент И 59 поступаета вход регистра 57 и передвигаетдиницу на следующий разряд Единич-.ный потенциал с выхода регистра .57йодается на вход однонибратора 191:диого из узлов и импульс с его выХода передвигает единицу в регистр20, т,е. вносит ошибку.С выхода элемента И 59 импульстакже поступает на элемент 60 эадерж.ки, включает индикатор 61 "УкажитеОшибку" и Фиксируется в счетчике58. Через время задержки, равное 2 с,ймпульс с вьжода элемента 60 нключарт индикатор 61 и через...

Номер патента: 1462416

Опубликовано: 28.02.1989

Авторы: Боженко, Кондратов, Мешков

МПК: G06F 12/00, G11C 7/00, G11C 8/12 ...

Метки: памяти, распределения

...сигнала спервого разряда дешифратора 29(фиг, 32) элемент И 23 формируетна первом выходе блока 3 управлениясигнал инкремента счетчика 1. Затем по совпадению идентификатора,поступающего на элемент 25, и через элемент 21 на элемент 24 этиэлементы на одном из выходов 6 и навтором выходе блока 3 управленияформируют сигналы Соответственно14624БП 2 и БП 2 14 (фиг, Зм) В ОЗУ по адресу процессора заносится исходная (например, нулевая) информация, в БП 1 2 - состояние счетчика 1 по адресу процессора (фиг. 3,п)l в БП 2 14 - адрес процессора по адресу, задаваемому состоянием счетчика 1. Затем выдается следующий идентификатор, сопровождаемый ад ресом следующей ячейки ОЗУ, и процесс очистки продолжается до записи исходной информации в ячейку ОЗУ с...

Номер патента: 1462425

Опубликовано: 28.02.1989

Авторы: Боженко, Гордиенко, Кондратов, Мешков

МПК: G11C 21/00

Метки: динамической, зонами, памяти, регенерацией, свободными

...границ эон(Фиг, 32,о), которые на входе 12,сопровождаются сигналом управления навходе 4,Нижние границы эон определяютсяпо трем старшим разрядам строчногоадреса регенерации при нулевом состоянии его четырех младших разрядов,Триггер 9 в режиме внешних обращенийустановлен в нулевое состояние (фиг,ЗВ), счетчик 2 адресов регенерациивыдает сигнал переноса (фиг, ЗО)После записи адресов границ зонустройство переводится в режим регенерации сигналов с входа 10 (Фиг, Зф,по которому триггер 9 устанавливается в единичное состояние (Фиг, Зе),Блок синхронизации начинает выдаватьимпульсы регенерации со своего выхода3.6 (фиг. Зж), По сигналу переноса(фиг, 4 у - выдается сигнал подтверждения. Он через элемент И 15 устанавливает счетчик 17 в нулевое...