G06F 13/16 — для доступа к шине памяти

Номер патента: 170766

Опубликовано: 01.01.1965

Авторы: Давыдовский, Королев, Ленов, Нифонтов

МПК: G06F 13/16, G11C 5/02

Метки: 170766

...ка матри ейки мат 1 и тригг ера зад щим сбро ройсгема цы.рицы входят заер 2. Длительа ется датчикомсом всех тригге 0 всея формют сикта. алов с усилителей 5 и б буналичие ошибки в системе в самом устройстве связи с х ячеек памяти матрицы ирователем 4. Усилители палы, указывающие на тсутствие сиуказывать ннализации илектами. дет сиг объ Подписная группа174 На фиг. 1 изображ ва; на фиг. 2 - ячей В состав каждой я поминающая ячейка ность импульса тригг времени 3, управляю ров. Установка в осуществляетс 5 и б формиру г состояние объеЗапись команды происходит по шиУ в сердечник переключения 7 и серд,роса 8 ячейки памяти,При считывании команды по сигвыходной обмотке в осуществляетсятриггера 2, который выдает на соотщий объект команду...

Номер патента: 306459

Опубликовано: 01.01.1971

Авторы: Чег, Шагиахметов

МПК: G06F 13/16

...Т,р, заключен в пределах Л (= 1, 2 и. Причем для высокоскорастногокапала р = 1 - :3.В качестве примера, иллюстрирующего работУ УстРойства 22, РассмотРим слУчай 1 ц (( Т,р ( 21 ц. Пусть содержимое сумматора 4равно ц - , 1 г Л, где Й - число интервалов, пакоторое Т. большеРассмотрим режим запоминания в памятиданных ог капала и предположим, что каналпо первому требованию при обмене данными 25 30 35 40 45 50 55 60 65 с паяяТьго обратггся в т-й блок. Если т-й блок заня,г, то посредством схемы анализа состояния старших разрядов сумматора 4, содержимое которых в рассматриваемом слугае равно 1, устройствоО при помощи шипы 14 блокирует обращение в т-й блок других абонентов памяти. При освобождении т-го блока памяти устрой 1 ство О,...

Номер патента: 748414

Опубликовано: 15.07.1980

Авторы: Полонская, Ручка

МПК: G06F 13/16, G06F 9/48

Метки: памятью

...48 поступаеткоторая выставляет затем н т на шаг 6,Производится опрос АП 4 под процессора по запросу).еленных строк нет то вырабагнал, который поступает наока 28, устанавливает в "1 ф, сигнал с единичного выходасходит элемент И" 68, такдругих его входа также постунулевых выходов триггеровдалее, через выход блока 28упает в АП 3 и переходят на ПереходяШаг 6,полю 1 (виЕсли выдтывается сивход 31 блтриггер 49пр которого как на дв пает 1" 51 и 52, сигнал пост ш оки, то полю 4 ший пр я верх выдаетс Если имеются выделенные стрсреди них производится опрос пона поиск минимального кода (высоритет абонента).Затем выделяетсняя строка, содержимое которойна выходной регистр АП 4 и вырется сигнал, который поступает н31 блока 28, а из БП 6...

Номер патента: 999055

Опубликовано: 23.02.1983

Авторы: Вершков, Головина, Хорикова

МПК: G06F 13/16, G06F 9/50

Метки: обращений, обслуживания

...и третий входы элемента 2 И-ИЛИНЕ 16, на первом входе которогоимеет место высокий уровень (нулевой выход первого триггера очереди 2), на четвертом входе - низкийуровень (единичный выход триггеразанятости 5). Таким образом, с выхода элемента 2 И-ИЛИ-НЕ низкий уровень поступает на управляющий входбуферного усилителя 20, что разрешает прохождение сигнала, выработанного, синхронизатором 37, на выходе данного усилителя, Данныйсигнал высоким уровнем поступаетна управляющий вход регистра 24,что производит запись информации,которая имеет место в этот моментвремени на информационном входе регистра 24, С выхода 48 этого регистра информация поступает далее на выход устройства,Буферные усилители 21-23 находятся в закрытом состоянии, так как на40их...

Номер патента: 1024921

Опубликовано: 23.06.1983

Авторы: Горбенко, Зелтиньш, Лобанов, Тимофеев

МПК: G06F 13/16, G06F 9/50

Метки: выбора, приоритету

...вход управления приемом числав регистр соединен с выходом элемента 2 И-ИЛИ, первый; второй, третий и четвертый входы которого подключены соответственно к первому, третьемуи второму управляющим входам блока ойроса, выходы регистра подключены к соответствуюшим информационным выходам блока опроса и к входам. элемента ИЛИ, выход которого соединей суправляющим выходом блока опроса: (для блоков опроса И -й группы),каждый блок анализа содержит элемент Ии группу элементов НЕ, входы которых подключены к соответствуюшим входамблока анализа, выходы элементов НЕсоединены с соответствуюшими входамиэлемента И, выход которого подключен к выходу блока анализа, введены группа из и счетчиков, группа из м триггеров и и регистров номера источника...

Номер патента: 934834

Опубликовано: 07.02.1985

Авторы: Верховина, Снегирев, Фельдман

МПК: G06F 13/16, G06F 9/50

Метки: блока, магистрали, общего, памяти, подключением

...входом блока арбитража, выход которого соединен со вторым управляющим входом блока управления направлением передачи, второй управляющий выход которого соединен с управляющим входом блока связи, с магистралью общего блока памяти, вторые информационные, управляющие и адресные входы/выходы блоковсвязи с магистралью общего блока памяти всех каналов соединены соответственно и подключены к магистралиобщего блока памяти, которая является второй группой информационных, управляющих и адресных выходов устройства, группы управляющих входов/выходов блоков арбитража каждого канала соединены между собой,Цель достигается также тем, чтоблок арбитража содержит элемент НЕ,элемент .задержки, переключатель, дватриггера, два элемента И, выход первого...

Номер патента: 1179362

Опубликовано: 15.09.1985

Авторы: Галкин, Дубинин, Шикерун

МПК: G06F 13/16

Метки: памятью, сопряжения

...вход 18 и выход 19устройства, входы 20 и 21 синхроимпульсов записи и считывания, входы22 и 23 установки счетчиков 1 и 2,Эпюры показывают уровни. напряжения соответственно на входах 20и 21 прямом выходе триггера 15,первом, втором и третьем выходах 30Формирователя 10, прямых выходахтриггеров 12 и 14, а также первоми втором выходах формирователя 11.Устройство работает следующим.образом.35Синхроимпульс записи (фиг,2 а)поступает на вход 20 и устанавливает триггер 15 в единичное состояние (Фиг. 2 в). Если в данный моментв устройстве операция считывания 40не производится, то на втором входеэлемента И 16 имеется разрешающийпотенциал с инверсного выхода триггера 14, Выходной сигнал триггера15 устанавливает триггер 12 в...

Номер патента: 1236493

Опубликовано: 07.06.1986

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...3 адреса, Мпадшие разрядь 1 адреса поступают по шинам 16на дешифратор 3. После этого процессор выдает сигнал СИА на линию 25,па которому дешифратор 3 дешифрируетадрес, установленный на шинах 16 и 18и после приема управляющих сигналовЗП или ЧТ соответственно с линий 23и 24 выдает единичный сигнал на один 1 Оиз выходов 21 или 22; Если на дешифратор 3 поступил сигнал ЧТ, то с выхода 21 единичный сигнал поступаетна разрешающий вход узла 5, разрешаяпрохождение информации, записанной 5на регистре 4, на шину 12 (данныхпроцессора) . Если на дешифратор 3поступил от процессора сигнал ЗП, тодешифратор 3 выдает с выхода 22 единичный сигнал на разрешающий вход 20узла 6. После этого процессор устанавливает необходимый номер банкапамяти на шину...

Номер патента: 1242952

Опубликовано: 07.07.1986

Авторы: Галушкина, Гудилин, Чистов

МПК: G06F 13/16, G06F 13/364, G06F 9/50 ...

Метки: доступом, магистрали, эвм

...на входы следующих элементовИЛИ 3 и 4. Если следующий Р-триггер2 установлен, то формируется сигналпредоставления прямого доступа навыхоце 9, как описано, а если не установлен, то сигнал с выхода элемента ИЛИ 3 проходит дальше,последовательно опрашивая каждую схему запроса до первого установленного Ртриггера 2. Внешнее устройство, получив сигнал Предоставление прямогодоступа к памяти" на выходе 9, формирует сигнал "Подтверждение захвата" на выходе 13 низкого уровня, который, поступая на вход элемента И 6,на выходе формирует сигнал высокогоуровня, что соответствует снятиюмагистрального сигнала запроса магистрали ча выходе 12, После снятия запроса магистрали на выходе 12 центральный процессор снимает сигналразрешения на захват магистрали...

Номер патента: 1277910

Опубликовано: 15.12.1986

Авторы: Бела, Жужа

МПК: G06F 13/16

Метки: изображения, информации, отображения, телевизионного, хранения

...выход регистра 11 сдвига соединен с цифроаналоговым преобразователем 13, который выдает на свой аналоговый выход считанные из памяти величины в форме аналогового напряжения.Устройство упрощает считывание внешних видеосигналов из блока 8 памяти. В этом случае подходящие схемы (не показаны) обеспечивают то, что видеосигналы, подлежащие записыванию, поступают синхронно с адресами по горизонтали и вертикали этого устройства. По аналоговым сигналам, поступающим на вход Видеосигнал", аналогоцифровой преобразователь 12 формирует цифровые сигналы, поступающие на последовательный вход регистра 11 сдвига. Режим записывания устанавливается компьютером через блок 4 сопряжения и блок 9. В этом случае информация, входящая в последовательной...

Номер патента: 1280645

Опубликовано: 30.12.1986

Авторы: Авраменко, Арискин

МПК: G06F 13/16

Метки: вводно-выводными, многоблочной, памяти, процессором, сопряжения, устройствами

...устройства, 55В операциях "Чтение" запрос ЗП-И выводного устройства 15 через элемент ИЛИ 23 и узел 26 КПП поступает 45 4в магистраль 13 в качестве сигнала синхронизации СхЗ 2, В ответ,на шине данных магистрали 13 появляется информация одновременно с сигналом СхИ 2. Данные на вывод поступают через узел 22, а сигнал СхИ 2 через узел 26 выдается в качестве строба СТР-И, который уведомляет выводное устройство 1.5 о том, что информация для него на шинах данных выставлена. Одновременно содержимое счетчика 18 увеличивается на 2, а содержимое счетчика 19 уменьшается на 1. Выводное устройство 15, разместив предназначенное для кего слово данных, может выставить запрос ЗП - И на выдачу очередного слова, Таким образом, обмен данными в операциях...

Номер патента: 1282147

Опубликовано: 07.01.1987

Авторы: Бессмертный, Жижин

МПК: G06F 13/16

Метки: доступом, памяти

...СИ 3, который можно использовать для синхронизацииинформации с ВО-выхода блока 4, навыход блока 5 не поступит, так какэлемент 21 закрыт нулевым потенциалом с инверсного выхода триггера 17.Следующий синхроимпульс СИ 4 устанавливает триггеры 16 и 18 в исходное состояние, при этом спад импульса на единичном выходе триггера18 производит смену кода записи всчетчике 8. Теперь в следующий циклработы распределителя 6 с появлением синхроимпульса СИ 1 осуществляется процесс считывания, так как наВ-вход триггера 17 поступает нулевой потенциал с выхода элемента 20,а на В-входе триггера 16 сохраняется единичный потенциал. 30Таким образом, синхроимпульс СИ 1следующего цикла опрокидывает триггер 17 в нулевое положение, а триггер 16 остается в...

Номер патента: 1287167

Опубликовано: 30.01.1987

Авторы: Персианцев, Рой, Скурихин, Щербаков

МПК: G06F 12/16, G06F 13/16

Метки: двух, общую, память, процессоров, сопряжения

...источника адреса производится 40 триггером 5, на который поступает сигнал асинхронного запроса доступа процессора. Блок 4 обеспечивает формирование сигналов управления блока 1 с удвоенной частотой. В отсутствие сигнала доступа от процессора адрес от видеоконтроллера 8 поступает в блок 1, откуда происходит выборка информации для видеоконтроллера 8 и ее запоминание в регистре 3. Видеоконтроллер 8 принимает данные с частотой отображения на экране индикатора. При поступлении сигнала асинхронного доступа от процессора мультиплексор 2 производит подачу адреса с входа 13 адреса на блок 1, блокируя посредством элемента И 6 запись выбранной из блока 1 информации в регистр 3. При этом происходит переключение двунаправленного шинного...

Номер патента: 1290325

Опубликовано: 15.02.1987

Авторы: Лаврешин, Цакоев

МПК: G06F 13/16, G06F 9/50

Метки: информации, источников, магистрали, многоканальное, общей, подключения

...92 поступает на инверсный вход одновибратора 94, который Формирует на выходе им- пульс фиксации заявок в каналах устройства и через элемент И-НЕ 19 вьдает его на выход канала в шину 4,. По заднему Фронту этого импульса запускается одновибратор 95, который формирует импульс кольцевого опроса.Сигнал (импульс) кольцевого опроса через переключательный элемент 17, элемент И-НЕ 16 поступает на выход канала в шину 5, . Некото 90325Орый канал, выставивший заявку на передачу, получает по цепочке сигналфиксации заявки, который поступаетна его вход с шины 4 Передним фрон том этот сигнал фиксирует заявку напередачу в триггере 12 (на прямомвыходе триггера 12 устанавливаетсяуровень логической "1"). Затем сигнал фиксации заявки через элементыИ-НЕ...

Номер патента: 1348842

Опубликовано: 30.10.1987

Авторы: Жабыко, Попеленский, Солодихин, Солодовников

МПК: G06F 13/16

Метки: внешних, ленте, магнитной, накопителем, сопряжения, устройств

...1 по входу 3640 (фиг,10)Ланные во входной регистр112 поступают иэ блока 6, сопровождаемые синхронизиручщими сигналами146. Память блока 7 состоит из двуходинаковых узлов 117 (ОЗУ 1) и 11845 (ОЗУ 2) с трехстабильным выходом. Счетчики 15 н 116 адреса формиручт текущие значения адресов памяти. В исходном состоянии триггер 57 ( фиг.2Ус -танонлен н "1" (А=1), что соотнетст -5 п вует записи н узел 117 (вход 133 блока 7). Счетчик 115 адреса считаетадрес в направлении увеличения по запускающему сигналу 147 занесения ипамять. После заполнения ОЗУ 1, когда55 адрес вновь станет равен "0", дешифратор 119 вырабатьвает сигнал АДРМАХ на выходе 140, который перебрасывает триггер 57 (А=О) и триггер 58в блоке 1 по входу 90, устанавливая42 поступают на...

Номер патента: 1348843

Опубликовано: 30.10.1987

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 13/16

Метки: группой, памяти, процессора, сопряжения, устройств

...содержимое35которого определяет выбираемый дешифратором 14 раздел 4 памяти и разрешенный вид доступа запись и/или чтение к этому разделу. В случае, еслипроизошел запрещенный для данногораздела 4 памяти вид обращения, тона регистре 12 фиксируется номер раздела памяти, к которому производилось ошибочное обращение, а такжеустанавливается триггер 16 что позФ45воляет программе обслуживания ошибки обращения к каналу определить,вызван ли этот сбой аппаратурой либоошибкой программирования,При включении питания системы мини(микро)ЭВМ или при канальной уста 50новке в процессе работы процессор 2вырабатывает сигнал "Сброс", устанавливающий триггер 15 в нулевое состояние, что соответствует режиму работыустройства "Системный", В этом...

Номер патента: 1381530

Опубликовано: 15.03.1988

Автор: Лупиков

МПК: G06F 13/16

Метки: информации, источника, приемника, сопряжения

...положительному перепаду синхросигнала на выходе элемента НЕ 22, так же, как по окончании режима записи сброс триггера 21 производится по следующему положительному перепаду синхросигнала на шине 23.При одновременном поступлении сигналов по входам 1 О и 11 конфликтная ситуация разрешается различными моментами синхронизации триггеров 19 и 21, а также наличием блокирующих связей с инверсного выхода триггера 19(21) на вход установки в нулевое состояние триггера 21(19). При поступлении сигнала на вход 12 или 13 выходные сигналы узла 9 производят модификацию содержимого счетчиков 6 и 7 соответственно.Модификация содержимого счетчиков 6 и 7 производится по заднему фронту сигналов на их управляющих входах. Работа узла 9 аналогична работе...

Номер патента: 1425700

Опубликовано: 23.09.1988

Авторы: Абрамович, Байбус, Калатай, Кривовяз, Ткаченко

МПК: G06F 13/16, G06F 13/36

Метки: вычислительной, связи, системе

...При нулевомсостоянии сигнала на входе 29. 1 блока 29 на выходе элемента ЗИ-НЕ 69 вырабатывается сигнал единичного уровня, поступающий через элемент 71 задержки на выход 29,6, Таким образом,в исходном состоянии приемопередатчик 3 1 осуществляет всегда передачус входов-выходов 31, 1, 1-31, 1,ш навходы-выходы 31.4.1-31.4.ш. На управляющий вход 32,2 приемопередатчика 32управляющих сигналов поступает сигнал нулевого уровня с выхода 7,8блока 7 захвата системной магистрали.При этом обеспечивается передачаинформации с входов-выходов 32.3.132.3.ш на входы-выходы 32.1. 1-32,1,ш,На управляющий вход 33,2 приемопередатчика 33 поступает сигнал единичного уровня с выхода 14.9 синхронизатора 14 и обеспечивает передачус входов-выходов 33, 1. 1-33....

Номер патента: 1432538

Опубликовано: 23.10.1988

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 12/00, G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...сигналов ЗП или ЧТ соответственно с линий 22 и 23 выдает единичный сигнал на один из выходов 49-56. Если на дешифратор 3 поступил сигнал ЧТ, то с выхода 49 единичный сигнал поступает на резрешающий вход узла 12, разрешая прохождение информации, записанной на регистре 4, на ши"ну 42 данных процессора. В режиме"Запись" процессор после сигнала СИАустанавливает необходимое значениестарших разрядов номера массива нашину 42 и вырабатывает сигнал ЗП, покоторому дешифратор 3 выдает с выхода 50 единичный сигнал на разрешающийвход узла 13, и информация с шины 42данных процессора записывается в регистр 4. Чтение и запись в регистры5-7 осуществляется аналогичным образом. После установки номеров массивов памяти на регистрах 4 и 5,...

Номер патента: 1490678

Опубликовано: 30.06.1989

Авторы: Горохов, Каральник, Лаппо, Хавкин

МПК: G06F 13/16

Метки: двухпортовой, памятью

...на выходе коммутатора 39 цизкого логического уровня происходит цикл записи, при ега отсутствии - цикл чтения. При этом с инверсного выхода 0-триггера 50 высокий логический уровень поступает на входы элементов И 44 и 45 и на выходе одного из них в зависимости от направления обслуживания формируется высокий логических уровень, поступающий через элемент 48 или 49 и элемент 34 или 35 на вход Р-триггера 41 или 42 и переключающий соответствующий 0-триггер н нулевоесостояние.При ныполцеции запроса низкий логический уровень на выходах элементов НЕ 51 и 52 не формируется, так как триггер 36 установлен в необходимое для обслуживания запроса состояние и работа микропроцессора, выдавшего запрос, не приастанавливается. После выполнения процессором...

Номер патента: 1522225

Опубликовано: 15.11.1989

Авторы: Жданов, Чапурных

МПК: G06F 13/16

Метки: видеоконтроллера, процессора, сопряжения

...сигнала на элементе 7 задержки. Длительность задержки сигнала элементом 7 задержки определяется временем, необходимым для записи информации в регистр 3 из блока 1 оперативной памяти. Во время отсутствия импульса записи на выходе элемента 8 И будет высокий уро-вень сигнала, по котороиу из блока 1 оперативной памяти будет выполняться 25 считывание информации. И если выполняется такт Т 1 и есть запрос асинхрон,ного доступа процессора, предназначенный для считывания информации из блока 1 оперативной памяти установлен сигнал считывания высокого уровня на входе 1 б), то считываемая информация будет записываться в регистр 3 до появления сигнала на выходе эле-.мента 7 задержки. При этом на все ос тальное время удержания сигнала...

Номер патента: 1523058

Опубликовано: 15.11.1989

Автор: Стефен

МПК: G06F 13/16, G06F 3/153, G09G 1/16 ...

Метки: видеопамяти, доступа

...внутриаттрибутного контроллера 8 (фиг, 1)Тактирование сигнала на линии 55 прецизионно осуществляется элементомИЛИ 88, К-триггером 89 и элементомИЛИ 90 и является производным сигналов на линиях 31 и 24,2, Точноефазовое управление сигналом на линии55 обеспечивает невосприимчивостьк вариациям задержек распространениясигнала от чипа к чипу, которые возникают в процессе изготовления интегральных схем,Исходное состояние управляющей логики при сигнале на линии 24.2 на высоком уровне будет определяться сброшенным состоянием К-триггера 89 (сигнал низкого уровня на линии 98) и вы- .соким уровнем сигнала на линии 55.Когда сигнал на линии 24,2 переходитна низкий уровень, элемент ИЛИ 90 переводит сигнал на линии 55 на низкийуровень, когда...

Номер патента: 1557568

Опубликовано: 15.04.1990

Авторы: Бабкин, Федорин, Шитиков

МПК: G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...6 включен на прием сигналов с входов-выходов 21 устройства 1 иа выходы 12, второй канальный приемопередатчик 7 включен на передачу данных с информационных входов 27 на входы-выходы 25, а коммутатор 9 адреса включен на трансля"цию данных с выходов 12 первого канального приемопередатчика 6 на выходи 27, В начале цикла записи адресРД поступает на вход дешифратора 2адреса дешиф ируется им как адресРД и на выходе 28 появляется сигналзапуска одновибратора 10, по Фронтукоторого он запускается и сигналом сосвоего выхода 29 переключает коммутатор 9 адреса на трансляцию адресас выхода 26 счетчика 8 адреса на информационные входы второго канального7 приемопередатчика, через которыйадрес поступает в магистраль 34 многоблочной памяти, Далее адрес...

Номер патента: 1587527

Опубликовано: 23.08.1990

Авторы: Дикий, Сердюк

МПК: G06F 13/16

Метки: коллективного, памятью, пользования, сопряжения

...выходе последнего блокирует прохождение сигналов тактового генератора38 через первый элемент И 27 на входсинхронизации регистра 40 сдвига.,Дальнейший сдвиг логической единицыпо разрядам регистра 40 сдвига не осуществляется,т;е. единица в третьемразряде регистра 40 сдвига не появляется.Прямой выход второго разряда регистра 40 сдвига соединен также с входом синхронизации пятого 35 триггера.По переднему фронту сигнала логической единицы на прямом выходе второгоразряда регистра 40 сдвига в пятыйтриггер 35 записывается высокий уровень сигнала "Запись" с второго выхода мультиплексора 39,1 Причем сигнал "Запись" высокогоуровня с входа 44 записи проходит навторой выход мультиплексора 39, таккак на входе управления мультиплексора присутствует...

Номер патента: 1596390

Опубликовано: 30.09.1990

Авторы: Батраков, Федосеев

МПК: G06F 12/00, G06F 13/16, G11C 11/00 ...

Метки: буферной, памяти

...памяти заполнен и запись зап рещена), то на входе соответствующего элемента И 32 присутствует высокий потенциал. Поэтому сигнал записи с выхода соответствующего элемента 22 задержки проходит через соответствующий элемент И 32 и элемент ИЛИ 5 на выход 13 устройства, сигнализируя о невозможностиосуществления записи в указанный блок 12 буферной памяти.Чтение информации производится припоступлении на вход 18 устройства управляющего сигнала чтения. Данный сигнал разрешает прохождение адреса выбираемогоблока 12 буферной памяти с входа 16 устроиства через группу 4 элементов И в регистр 9, В результате на соответствующем выходе дешифратора 11 появляется разрешающий потенциал, который поступает на вход элементов И 31 и ЗЗ соответствующего...

Номер патента: 1689964

Опубликовано: 07.11.1991

Авторы: Вайсман, Докунин, Кац, Кистра, Козлов, Тютюнник

МПК: G06F 12/16, G06F 13/16, G06F 3/153 ...

Метки: видеоконтроллера, общую, память, процессора, сопряжения

...обращения процессора, Таким образом, на выходе элемента ИЛИ 6 формируется сигнал записи, поступающий на соответствующий вход блока 1 оперативной памяти, В блок 1 оперативной памяти записывается информация, поступающая по шине данных через вход-выход 10 от процессора. При этом на адресные входы блока 1 оперативной памяти поступает через мультиплексор 2 адрес с адресной шины процессора. При считывании информации из блока 1 оперативной памяти процессор выставляетсигналы "ВЫБОР" и "ЧТЕНИЕ" низкого уровня, поступающие на входы элемента ИЛИ 8. Сигнал низкого уровня на выходе этого элемента выводит регистр 5 процессора из третьего состояния, и его выходы подключаются в шине данных процессора через вход-выход 10. По фронту сигнала на...

Номер патента: 1714613

Опубликовано: 23.02.1992

Авторы: Вировец, Драгунов, Зуйко, Роза

МПК: G06F 13/16

Метки: внешней, информацией, между, обмена, памятью, эвм

...2730. Информационные и управляющие входы элементов 27.30 образуют группу входов, авыходы - четыре группы выходов дешифратора 6,Внутренняя оперативная память 7(фиг.6) включает счетчик 31, элемент 32 памяти, формирователи 33 и 34 соответственно входных и выходных данных. Входыданных элемента 33 являются информационными входами, входы данных элемента 31 -адресными входами блока 7, тристабильныевыходы элемента 34 - информационнымивыходами блока 7,Буферная память 8 данных (фиг.7 и 8)включает элемент ИЛИ-НЕ 35, элементы НЕ36 и 37, элементы И-НЕ 38 и 39, элемент НЕ40, триггер 41, регистры 42 и 43, элемент 44 памяти, схему 45 контроля четности, регистры 46 и 47, триггеры 48 и 49, регистр 50,элемент НЕ 51, элемент И-НЕ 52, элементыНЕ 53.58,...

Номер патента: 1758647

Опубликовано: 30.08.1992

Авторы: Никольский, Подзолов, Тимонькин, Ткаченко, Харченко, Хлебников

МПК: G06F 12/16, G06F 13/16

Метки: двух, общую, память, процессоров, сопряжения

...10,четвертый 11 элементы И, элемент ИЛИ 12, элемент НЕ 13, входы 14 и 15 для подключения к шинам адреса, входы 16 и 17 для подключения к выходам запроса, входы-выходы 18 и 19 для подключения к шинам данных, входы 20 и 21 для подключения к выходам чтения/записи, входы 22 и 23 для подключения к выходам управления обменом, выходы 24 и 25 для подключения ко входу разрешения доступа соответственно первого 27 и второго 28 процессоров, синхронхад 26 устройства, первый 27 и второй 28 процессоры.Первый и втооой информационные входы мультиплексора 4 адреса соединены соответственно с входами 14 и 15 устройства для подключения к шинам адреса первого 27 и второго 28 процессоров, выход мультиплексора 4 адреса соединен с адресным нхадом блока 1...

Номер патента: 1762309

Опубликовано: 15.09.1992

Авторы: Супрун, Уваров

МПК: G06F 13/16

Метки: двух, процессоров, сопряжения

...для передачи информации от ЦП к ПВВ. При этом секция магистрали 41 ЦП или секция оперативной памяти ЦП выбираемая для передачи информации от ЦП к ПВВ, задается младшими разрядами кода на адресной магистрали 15 ПВВ, а момента передачи этой информации (открытие одной из групп 1. ( =1.п) шинных формирователей ЦП) опреде 1762309 105 10 15 20 25 30 35 40 45 50 55 ляется выполнением следующих трех условий: наличие микрооперации обращения на входе 17 устройства, отсутствие микрооперации записи на входе 16 устройства и наличие сигнала на входе 18 признака межпроцессорного обмена устройства. Шинный формирователь 7 обращения предназначен для передачи(с инвертированием) сигнала обращения к памяти ЦП от ПВВ, поступающего на вход 17 микрооперации...

Номер патента: 1784983

Опубликовано: 30.12.1992

Авторы: Никольский, Пугач, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G06F 12/16, G06F 13/16

Метки: двух, процессоров, сопряжения

...37 и 38, вход 39 синх- дами соответственно третьего 13 и четверронизации устройства, первый 40 и второй того 14 элементов И, выходы которых 41 процессоры.соединены соответственно со вторыми вхоТриггер 6 фиг,2) содержит триггер 42, дами первого 21 и второго 22 элементовпервый 43, второй 44 элементы И. ИЛИ, второй вход 30 запроса доступа второго процессора 41 соединен с четвертым входом первого коммутатора 11, с прямым иинверсными входами соответственно четвертого 14 и третьего 13 элементов И, совторым входом второго элемента И 15, выход которого соединенс первым входомчетвертого элемента ИЛИ 19, с первым инверсным и первым прямым входами второгокоммутатора 12, выход первого коммутатора 11 соединен с единичным входом второготриггера...