Патенты с меткой «памяти»

Номер патента: 680055

Опубликовано: 15.08.1979

Авторы: Зуб, Семенович

МПК: G11C 11/28

Метки: памяти, регистра, сдвига, ячейка

...такто- вой шине 13. Затвор транзистора 7 соединен со стоком транзистора 8 и подключен к шине питания 14, к которой подключены стоки транзисторов 2 и 5,. истоки транзисторов 3 и 6 подключены к общей шине 15, Истоки транзисторов 7 и 8 соединены между собой и подключены к стоку транзистора 3, являющемуся выходом первого каскада. Сток транзистора б служит выходом 16 ячейки .Если на вход ячейки подано напряжение логического нуля, то во время действия тактового сигнала на шине 11 транзистор 3 закрыт, а через открытый транзистор 2 происходит заряд узловой емкости 17 на входе второго каскада до напряжения логической единицы. По окончании действия тактового сигнала на шине 11 транзистор 2 закрывается, на узловой емкости 17 запоминается...

Номер патента: 680060

Опубликовано: 15.08.1979

Авторы: Бобов, Обухович

МПК: G11C 29/00

Метки: защиты, памяти

...Код адреса ячейки, к которой производится обращение, с входа10 устройства поступает на блок брегистрации и блок 4 сравнения, приэтом значение счетчика 1 считываетбяна блок 2. Блок 4 сравнивает поступивший код адреса с кодом адресов,записанными в регистре 3, а блоксравнения 2 сравнивает считанный сосчетчика 1 код момента времени с кодами моментов времени, записаннымив регистре 3.В результате сравнения возможнычетыре случая,В первом случае произошло сравнение поступившего кода адреса ячейкис кодом адреса защищаемой ячейки ипроизошло сравнение момента времени,считанного со счетчика 1, с моментом, времени, записанным в регистре 3,В этом случае на оба входа дешифратора 7 поступают сигналы с выходев блоков сравнения 2 и 4. С выхода...

Номер патента: 681455

Опубликовано: 25.08.1979

Авторы: Аверкин, Костюк, Сидоренко, Смирнов, Троценко, Хцынский, Чекалкин, Юхименко

МПК: G11C 11/40

Метки: памяти, ячейка

...ячейки памяти.Ячейка памяти содержит первый транзистор 1 информации, затвор и истокегоЙодключены соответственно к адресной фф2 и разрядной 3 шинам, а сток- к истоку второго транзистора 4, затвор которого соединен с истоком третьего транзистора 5. Сток второго транзистора 4подключен к шине питания 6, исток егосоединен со стоком третьего транзистора 5, загворкоторого подключен к шине7 тактовых импульсов.Часть затвора транзистора 5, примыкающая к истоку, образует МДП-структу- зэру или с более "низкимф значением порсьгового напряжения (включая изменениесвоего знаке на противоположный), илис более высокой удельной емкостью, чемдругая часть,4 гЧасть схемы, содержащая второй 4и третий 5 транзисторы, при наличиипитающих напряжений, приложенных к...

Номер патента: 682898

Опубликовано: 30.08.1979

Авторы: Коминаров, Собакин

МПК: G06F 13/18, G06F 9/50

Метки: блоку, данных, обращения, общему, памяти, приоритетного, процессоров

...+ 1 + П 1 ах СХ (подкд И 11,12+ в(2) ГДЕ 1 доднл ВРЕМЯ ПОДКЛ 1 ОЧЕНИЯ ПРОЦЕССОров к шинам, связывающим его с ЗУ.Сигнал с выхода элемента 7 ИЛИ поступает на первый вход запускающего элемента 15 И, на втЬрой вход которого подается единичный сигнал с инверсного выхода счетчика 3, а на третий вход - единичный сигнал с выходного элемента 8 ИЛИ. В том случае, если четвертый вход запускающего элемента И открыт единичным сигналом, с нулевого выхода триггера 2, сигнал с выхода запускающего элемента И перебрасывает триггер 2 в состояние, при котором на его выходе появляется единичный сигнал, поступающий на выходную шину 27 запроса и далее на управляющий вход ЗУ. Сигнал с инверсного выхода триггера занятости блокирует возможность поступления от...

Номер патента: 682952

Опубликовано: 30.08.1979

Авторы: Гартаницкий, Ломанов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...а визуальным поразрядным сравнением состояний элементов индикации регистров числа определяется разряд числа контролируемого блока 4, в котором произошел сбой.При равенстве кодов чисел, считанных при обращении по первому адресу, после автоматической установки О регистров 13 и 16 числа последующими импульсами СИ 1 осуществляется контроль кодов чисел по другим адресам (кодам счетчиков тактов).При обращении к блоку 4 по последнему такту каждой программы с обмотки 8 дополнительного разряда снимается сигнал 1, передаваемый через усилитель воспроизведения 27 на вход О триггера 20, чем продолжается подготовка потенциального входа элемента И 21. Этот же сигнал 1 с усилителя 27 воспроизведения устанавливает в состояние 1 триггер 25, При этом вход...

Номер патента: 684617

Опубликовано: 05.09.1979

Авторы: Кузнецов, Потемкин, Уральский

МПК: G11C 19/36

Метки: динамического, памяти, регистра, сдвига, элемент

...сопротцвлсцпеобусловленное обратными токами утечки диода 9 цтранзистора 5. Тргптср 2 в это время цдхо.дится В аналогич 1 ом состоянииак как цашинс 14 низкий уровень входного сигналаВ момент прихода положительного импульсана шину 13 через диод 9 будет подано пита.ние, на триггер 1 через транзистор 5 подастсяуровень шины 1 б нулевого потецшдла. Трш .гер 2 запоминает информацию, цоступцвшу 1 ос триггера 1 через шины 19, 20. Отрицательным фронтом импульса, поступающего по шине 13, закрываются диод 9 и транзистор 5, атранзистор 7 и диод 11 открываются, Иатриггер 3 подается питание через транзистор 7и уровень логического ну 1 тя через диод 11.Информация с триттера 2 переписывается втриггер 3, па выходе 21 будет уровень логи.ческой...

Номер патента: 690565

Опубликовано: 05.10.1979

Автор: Барашенков

МПК: G11C 11/40

Метки: ассоциативного, накопителя, памяти, элемент

...адресной шине 5,а также предварительный заряд шины сравнения 10, во втором такт:е импульс опрбса на первую шину опроса 11 не подается, что и обеспечивает сохранение сигнала"0" на входе транзистора 12, а также потен.циала логической "1" шины сравнения 10, со.ответствующего совпадения при поиске "0"и "Г. Таким образом, режим маскированияИ при поиске отличается от режима поиска"0" блокнрЬванием импульса опроса по пер.вой шине опроса 11 во втором такте.Таким образом, на затворе транзистора 12.в процессе поиска устанавливается значениерезультата сравнения хранимой в запоминающем элементе информации с внешней информацией, поступающей в ассоциативное заломи. нающее устройство (АЗУ) для операции поис. 30 35 40 45 50 55 ка, В случае совпадения...

Номер патента: 691114

Опубликовано: 05.10.1979

Автор: "пьер

МПК: G11C 11/44

Метки: памяти, сверхпроводящий, элемент

...схемы, содержащей 10два соединения Джозефсона 4 ц 5, связанных индуктйвностью б (см. фиг. 1).Описанный элемент (см, фиг. 2) имеет характеристику с двумя, по крайней мере, вихре.выми режимами, накладывающимися частично 1 5один на другой. Благодаря этому в одном извихревых режимов, .по меньшей мере, один одиночный квант магнитного потока может бытьзахвачен элементом, в то время как в любомдругом варевом режиме может быть захвачено другое число квантов магнитного потока,причем накладывающиеся вихревые режимы со.ответственно связываются с хранимыми цифро.вь;ми величинами.Элемент работает таким образом, что за исключением переключения между вихревыми режймами он всегда остается в состоянии сверхпроводимости, т.е, его рабочие точки всегда...

Номер патента: 691840

Опубликовано: 15.10.1979

Авторы: Круглов, Пастухов

МПК: G06F 3/04

Метки: вычислительной, доступа, канал, памяти, прямого, эвм, электронной

...с соответствующими входамиблока 3 и с паматью 4.Канал работает следующим образом,25Код числа через блок 1 передается в блокформирования адреса памяти 3, причем ш старших разрядов этого числа предварительно поступают на вход сумматора 7, где происходитсложение этих разрядов с константой, котораяпоступает на вход сумматора с первого генера.тора констант 5, После сложения код с выхода первого сумматора поступает на входы старших разрядов блока формирования адреса па.мяти 3. Таким образом, на входы блока форми- Зрования адреса памяти 3 поступил код, отличающийся от кода, поступающего в блок 1 навеличину константы А, Это позволяет выбратьначало зоны регистрации в любом месте, Одновременно с поступлением ш старших разрядовкода на вход...

Номер патента: 691929

Опубликовано: 15.10.1979

Авторы: Горин, Данилов, Рапопорт, Цинин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...и системыпамяти, необходимо ввести в устройство контроля возможность дискретного изменения временных соотношений .между импульсами временной диаграммыпроверяемой памяти,Целью изобретения является расширение функциональных воэможностейустройства.Поставленная цель достигается тем, 35что устройство содержит многоканальный блок. формирования временной диаграммы, состоящий из счетчиков, триггера и двух компараторов, одни иэвходов которых соединены с выходами 40соответствующих счетчиков, входы которых подключены к соответствующимвыходам блока управления, выходыкомпараторов соединены с входамитриггера, выход которого поцключенк одному из входов второго блока сопряжения. Яа фиг.1 пр дставлена блок-схема устройства для контроля полупровод...

Номер патента: 693185

Опубликовано: 25.10.1979

Авторы: Корчак, Ларин, Титов, Хандрос

МПК: G01N 25/02

Метки: интенсивного, интервала, мартенситного, обратного, памяти, превращения, свойством, сплавах, температурного, формы

...деформации), причем максимальная деформация в 1,5-6,0 раз больше соответствующей деформации при первом нагружении. Затем образец снова нагревают в разгруженном состоянии, причем регистрируют температуру ( 1 ) начала снятия деформации и затем температуру условного прекращения () процесса интенсивного снятия деформации лри нагреве, соответствующую уменьшению деформации до величины ( Я), В резудьбтата закалки фиксируется неоднородность расплава по химическомусоставу.Кроме того, в том случае, если выс окотемпературная фаза при охлаждении становится мета- стабильной, закалка предбтвращает йроцессы расНада этой фазы.При испытаниисплавов с точкой Мн ниже комнатной температуры образец для деформации помещают в жидкий азот, а измерения...

Номер патента: 693434

Опубликовано: 25.10.1979

Авторы: Иванников, Кравцов

МПК: G11C 8/02

Метки: блоков, информации, памяти, считывания

...с выходной шинОЙ 1 1.Устройство для считывания информации из блоков памяти Оаботает следующим образом,Управление устройсЕвом дпя считывания информации осушествляется сеЕгналом,паееример с блока вьебора кр 1 еста 1111 а, который оазрсшает ипи запре 1 цает прохождение основного сигнала через устройство. При подаче на уе:равляюшцй вхол( Вх. ЗАГ е Е 1 ) Оазрепаюпцего с иге 1 а 1 еалОГич ес ко и 1 подГОта в 11 ива ютс я к Отп ираееепо базоэмиттерные переходье Е 1-р-Е 1 транзисторов 1 а устройство готово ксЕитываниЕО информации током, вытекаю 1 цим из входов Вх - Вх каждого изО аз рядо в 5-,: тв о йс те;а,Рассмотрим работу устройства присчитывании ееееформации из б,10 КОБ памяти с помош 1.1 О ОДИОГО из разрялое 1 Е-ногослова.П 5 стъ на...

Номер патента: 693437

Опубликовано: 25.10.1979

Автор: Барашенков

МПК: G11C 11/40

Метки: памяти, ячейка

...управляющего транзистора соединен с одной из обкладок вспомогательного конденсатора.Сущность изобретения поясняетсячертежом, на котором представленаэлектрическая схема ячейки памяти.Она содержит основной накопительный элемент, например конденсатор 1,вспомогательный накопительный элемент,например конденсатор 2, адресный транзистор 3, сток которого соединен с разрядной шиной 4, затвор - с адреснойшиной 5, исток соединен с вспомогательным конденсатором 2, со стокомтранзистора считывания 6, исток котороггсоединен со стоком запоминающего транзистора 7, затвор - с тактовой шиной 8,а затвор запоминающего транзистора 7соединен с истоком транзистора записи 9 и основным конденсатором 1, шину записи 10, разрядную шину 11, первый...

Номер патента: 693442

Опубликовано: 25.10.1979

Авторы: Лукьянович, Нетеса

МПК: G11C 29/00

Метки: памяти, постоянной

...10 выдачиюдов адресов,Входы регистра 4 подключены к вь 1 ходу блока 3 и первому вьгходу дешифра-:тора 1, а выход соединен с первым вхо-.дом блока 10, Вход и выход регистра 6оподклОчееы соответственно к выходублока 5 и одному из входов блока 7,другой вход которого соединен со вторымвьходом дешифратОра 1 гретий вьходкоторого подключен к первому входу5блока 5, Вход блока 8 подключен кчетвертому выходу дешифратора 1, авыходы соединены соответственно совторым входом блока 10 и одним извходов блока 9, другой вход которого50соединен с вь.содом регистра 4, а выход - с вторым входом блока 5.Устройство работает следую 1 пим образом.Кол адреса обращения к контрадируе 55мому блоку постоянной памяти От ЦВМс помощью команд от лешифратора 1поступает в...

Номер патента: 698055

Опубликовано: 15.11.1979

Автор: Шевчук

МПК: G11C 27/00

Метки: аналоговой, памяти, ячейка

...устройствах аналоговойпамяти. Целью иза 5 ретения является повьтпение точности за счет устранения напряжения перекомпенсации,Это достигается тем, что в предлагаемую ячейку аналоговой памятивведен компенсирующий конденсатор,одна обкладка которого соединена сзатвором МоП-транзистора, а другая обобкладка - с истоком дополнительногоМоП-транзистора.Сущность изобретения поясняетсячертежом, на котором предстагленаэлектрическая схема ячейки аналоговой памяти.Она состоит из конденсатора 1,ключа, выполненного на МиП-транзисторе 2, дополнительного ключа, выполнен -ного на МоП-транзисторе 3, компенгн -руюшего конденсатора 4.б 98055 О Формула изобретения Оупр Составитель А.Воронин.Каменская Техред О, Андрейко Корректор Ю,Макаренк едак Зака б 81го...

Номер патента: 698056

Опубликовано: 15.11.1979

Авторы: Крупников, Марков, Сергеев

МПК: G11C 29/00

Метки: памяти

...примере контроля блока памяти емкостью 256 битов, организованных в 64 Я 4 бита, т.е. 64 четырехразрядных слова. Генератор 1 последовательно формирует коды, соответствующие адресам, ячеек контролируемого блока памяти 8. При этом формирователь 4 вырабатьвает сигнал, который через смеситель б поступает на вход приемника 7, работающего в построчном режиме, и формирует на экране прямоугольную сетку.размером 1 бх 16, каждьпрямоугольник которой соответствует одной ячейке блока памяти 8 (или п-раз. рядному слоВу), Размер ячейки может меняться по желанию оператора, На первьх и строках (где и - размер ячейки по вертикали) адрес У остается неизменным, а адрес Х циклически меняется от 1 до 16, причем после каждого цикла считывания адресов Х (т.е,...

Номер патента: 703857

Опубликовано: 15.12.1979

Авторы: Горлов, Жданов, Коган, Оракеев

МПК: G09B 9/00

Метки: памяти, реакций, тренажер, человека

...многоступенчатый дешифратор, выдающий обобщенную оценку с блока 7 контроля времени реакций и блока 11 контроля точности. Блок 13 лопускового контроля представляет собой счетчик.Лдяптивн.й блок 14 управления представляет собой логическую схему, автоматически изменяющую продолжительность прельявлення сигналов и заданий в зависимости от индивидуальных способюстсй испытуемых,Тренажер работает следующим образом.Г 1 ри нажатии кнопки на блоке 1 пускового сигнала выдается запускающий импульс на первый вход генератора 2 тактовых им-пульсов; с выхода которого тактовые импульсы поступают на вход 3 блока программ и производят считывание программы с перфоленты. В соответствии с заданием программапоступает в блок 6 предъявления информации через...

Номер патента: 705523

Опубликовано: 25.12.1979

Авторы: Коноплев, Пономарев

МПК: G11C 19/28

Метки: памяти, ячейка

...для рассматриваемого примера), будет происходить сравнение токов в соответствующих триггерах и переключение их в такие состояния, при кото рых транзисторы 2, 4 и 6 - включены, а транзисторы 1, 3 и 5 - выключены. Итак при входном сигнале, соответствующем значению ноль, транзисторы 2, 4 и 6 - выключены, при сигнале, соответствующем значению один, транзистор 2 включен, а 4 и 6 4 выключены, при сигнале соответствующем значению два, транзисторы 2 и 4 включены, а 6 выключен, при сигнале, соответствующем значению три, транзисторы 2, 4 и 6 включены.зоПосле переключения триггеров в состояния, соответствующие входному логическому сигналу, процесс установки заканчивает- ся и можно переходить к режиму хранения,В режиме хранения при подаче йМйульса...

Номер патента: 705526

Опубликовано: 25.12.1979

Авторы: Березюк, Квурт

МПК: G11C 29/00

Метки: памяти

...регистра 9 и счетчика 12.При несовпадении записанной и считанной информации характеристики выявлен ного брака считывают из регистров 5 и 9 и счетчика 12. Потом формируют другое проверочное число и повторяют цикл За- . пись - считывание - сравнение, или переходят на проверку следующего адреса,Такая последовательность операций повторяется для всего массива проверяемых ячеек памяти.Для проверки оперативного блока памяти на полное функционирование, правильность адресации и чувствительность по току используют все возможные комбинации При проверке всех адресных переходов в режиме Запись - считывание после записи во все ячейки блока памяти нулей, по первому адресу, переданному в регистр 5 из счетчика 4, записывают единицы и...

Номер патента: 705527

Опубликовано: 25.12.1979

Авторы: Кизик, Самойлович, Шек-Иовсепянц

МПК: G11C 29/00

Метки: блоке, защиты, информации, памяти

...понижается, выпрямляется и фильтруется датчиком 1 сетевого напряжения и поступает на вход балансного усилителя 3 через элемент 2 задержки. Напряжение на входе балансного усилителя 3, при установлении допустимого напряжения сети, достигает величины опорного напряжения только послс окончания всех переходных процессов в цепях питания ЦВМ Одновременно на вход 13 устройства начинают поступать импульсы синхронизации, следующие с частотой обращения к блоку памяти, которые через ключевой элемент 8 подтверждают нулевое состояние триггера 9, запрещающего работу ЦВМ. Напряжение на одном входе балансного усилителя 4, подключенного между стабилизатором 6 и фильтром датчика 1 сетевого напряжения, появляется одновременно с включением ЦВМ,...

Номер патента: 706880

Опубликовано: 30.12.1979

Авторы: Зуб, Семенович

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, элемент

...дей- ьр ствия высокого потенциала тактового сигнала на шине 4 открываются транзисторы 1 и 2 и происходит заряд узловых емкостей в точках 6 и 7. По достижении в точке 8 нап ряжения логической 1 открывается транзистор 3 и начинается разряд узловой емкости входа на шину 5, которая в это время находится под потенциалом шины нулевого потенциала. Транзистор 1 закрывается, а на узловой емкости в точке 8 сохраняется напряжение логической 1. По окончании действия высокого потенциала тактового сигнала на шине 4 закрывается транзистор 2, а на выходе элемента памяти (первого) запоминается логическая 1. да первого элемента передается дополнительное напряжение, достаточное для отпирания транзистора 1. При этом происходит разряд емкости точки 8 на...

Номер патента: 706881

Опубликовано: 30.12.1979

Автор: Кулагин

МПК: G11C 29/00

Метки: блоками, памяти

...элемента ИЛИ, Входы элемента ИЛИ.соединены с выходами элементов И соответственно, а вы-хоК трйггера регенерации подключен к первому входу второго элемента И, второй вход которого подсоединен к выходу одновибратора.На чертеже представлена блок-схема устройства.Устройство содержит счетчик 1 адресоврегенерации, блок 2 вывода адресов, генератор 3 ияпульсов регенерации , триггер 4 состояния блока памяти, блок 5 синхронизации, триггер 6 регенерации, одновибратор 7 первый элемент И 8, второй элемент И 9; элемент ИЛИ 10.Работает устройство следующим образом. фф. При поступлении импульсов на вход Обращение к БП 11 блока 5, синхронизации и отсутствии сигнала Занято 12, идейтифицирующее состояние регенерации или обращение ЗУ, вырабатывается сигнал...

Номер патента: 706882

Опубликовано: 30.12.1979

Автор: Чирков

МПК: G11C 29/00

Метки: памяти

...соединен с выходом устройства. Входы схемы 4 сравнения подключены соответственно к входу устройстваи третьему выходу блока 2 управления. Вход генератора 6 соединен с четвертым выходом блока 2, ф пятый выход которого подключен к одному из входов блока 5, другие входы которого соединены соответственно с вторым выходом генератора 1, выходами схемы 4 сравнения и генератора 6. Вход накопителя 7 подклю- и чен к выходу блока 5, а выход - к одному из входов блока 8, другой вход которого соединен с выходом генератора 6,Устройство работает следующим обра-зом. 1Блок 2 управления выдает тест-программу формирования циклов сигналов Запись-считывание по двум координатам с амплитудой, определяемой генератором 1 ступенчатых напряжений, по всем адресам 33...

Номер патента: 708413

Опубликовано: 05.01.1980

Авторы: Минишев, Ямалтдинов

МПК: G11C 5/02

Метки: блоков, механизм, осадки, памяти, проводников, прошивочных

...рейки 6. Рейка неподвижно установленана раме 7, в которой натянуты капроновыенити 8. Пружина 9 одним концом присоедине.на к рейке, другим - к корпусу консоли 10,так что она удерживает рамку 7 в верхнемположении. Между шестерней 5 и корпусом каретки 1 установлен упругий фиксирующий элемент 11, а на гайке 2 с противоположной стороны - второй штырь 12, На наружной поверхности гайки 2 нарезана резьба, направление которой противоположно направлению резьбы находовом винте.Работа механизма осадки прошивочныхпроводников для блоков памяти происходитследующим образом. Механизм осадки работает ЗОв конце укладки каждого проводника, Укладкапроводника производится по командам с системы числового программного управления откло.пением иглы -...

Номер патента: 708414

Опубликовано: 05.01.1980

Авторы: Иоффе, Крупский

МПК: G11C 8/02

Метки: блоков, выборки, информации, памяти

...микросхеме 2, состоящей из четырех трансформаторов 3, начала 4 первичных обмотоккоторых через разделительные диоды 5 подключены к источнику 6 напряжения питания числовых ключей, а концы 7 соединены с ключомвыборки 8, имеющем управляющие входы 9дещифратора адреса. Вторичные обмотки трансформаторов зашунтированы резисторами 10 иподключены к переходам база - эмиттер вы.ходных транзисторов, Коллекторы транзисторов11 и 12 подключены к клемме 13 одного ис.Заказ 8503/47ЦНИИПИ Го Тираж 662дарственного комитета СССзобретений и открытийва, Ж, Раушская наб., д сное по делам 113035, Мосиал ППП "Патент", г. Ужгород роектная, 4 3 70 точника питания цепи формирования тока в нагрузке, а эмиттеры - к соответствующим входам 14 и 15 устройства,...

Номер патента: 710078

Опубликовано: 15.01.1980

Авторы: Базиченко, Колясникова, Салямов, Шопен

МПК: G11C 29/00

Метки: запоминающих, накопителей, памяти, порядке, расположением, устройств, шахматном, ячеек

...чаше все 1по кое,ц.".а ге ;,г,с. 1. - по кЧ.11:."мо на., ер дл говел,. д 1 с;,:.,;и;нтць;.,1накочптелямл, в.:". ча",.:;с,;и Летл;фвато га номерпо узь,ешслчь,",.в отзерстцльи, по двастцс сь.;,о. контроля. По а .ч 1 чл 1,г Л,-.-тч;:;сел 1 - ;.,1 чго поч Г по фон.:10078воздействии по одной группе разрядных шинимпульсов одной.полярносп, многократномвоздействии по друтой группе разрядных шинимпульсов противоположной полярности и про.верке сохранности информации, о т л и ч а ю.щи й с я тем, что, с целью повышения точное.Юти контроля, при многократном,воздействии поразрядным шинам импульсов противоположнойполярности последующее воздействие осущест вляют по разрядным шинам, смежным с предыдущими. Способ контроля накопителей запоминаюйриустройств...

Номер патента: 711574

Опубликовано: 25.01.1980

Автор: Мячев

МПК: G06F 13/18, G06F 9/50

Метки: запросов, обслуживания, оперативной, памяти

...процессора отпериферийных абонентов.Регистр 3 хранит запросы по внепроцессорному доступу к памяти отпериферийных абонентов, которые имеютнаивысший приоритет среди всехзапросов.Регистр 4 служит для хранения непроцессорных запросов от периферийных абонентов, которые могут иметьнизкий приоритет по сравнению совсеми запросами процессора к памятиза исключением запросов выборки команды.Устройство работает следующимобразом .При наличии запроса в регистре3 через элемент НЕ 12 блокирует прохождение запросов с выхода регистров 1 и 2, и через элемент ИЛИ-НЕ18 - выдача запросов из регистра 4через элемент И 8. По сигналу с пер-,вого выхода блока управления 9 сигналы разрешения доступа к памяти свыхода регистра 3 через элементИ 7 и выход 25...

Номер патента: 711636

Опубликовано: 25.01.1980

Авторы: Андреев, Иванов, Пресняков, Романов

МПК: G11C 29/00

Метки: блоков, памяти

...является расширение функциональных воэможностейпутем формирования режима циклического обращения по паре адресов,Это достигается тем, что в устройстве для контроля блоков памяти, содержащее блок управления, соединенныйсо счетчиками и коммутатором адрескодов, выход которого является выходоустройства, введены коммутатор адресо га цикла, входы которого подключены квыходам блока управления, и блок сравней вход которого подключен кммутатора адресных кодов,од подключен к выходу коммут71 формула изобретения 20 Устройство для контроля блоков памяти, содержащее блок управления, соединенный со счетчиками и коммутатором адресных кодов, выход которогоявляется выходом устройства, о т -. д и ч а ю щ е е с я тем, что, с цельюрасширения функциональных...

Номер патента: 712849

Опубликовано: 30.01.1980

Автор: Киселев

МПК: G11C 11/34, G11C 11/39

Метки: памяти, элемент

...источника питания. Управляющий импульс подается от шины 15 управляющих сигналов. Резистор 8 в высоковольтной анодной цепи тиристора при открытом состоянии последнего ограничивает в нем ток до величины, во много раз меньшей тока включения тиристора. Резистор 5, соединяющий базу транзистора 2 через разделительный диод 4 с анодом тиристора, ограничивает базовый ток транзистора (ток тиристора в низковольтных цепях) до величины, также во много раз меньшей тока включения тиристора.Общий ток, протекающий через тиристор (с учетом тока, отдаваемого в нагрузку, например, газоразрядный индикатор), остается во много раз меньшим тока включения и тока выключения тиристора (рабочая точка тиристора всегда расположена ниже точек,...

Номер патента: 714503

Опубликовано: 05.02.1980

Авторы: Вязовой, Маркота, Тимченко

МПК: G11C 29/00

Метки: памяти

...один из входов эпмонга И 3 сигнап который открывает элемент И 3 после чего считанные едицицы с,выхопа коммутатора 18 поступают клк ца счетный вход счетчика 9, тлк и через элемент ИЛИ 5, эпемецт И 3 цл счетный вход 5 7145ной суммы контрольного кода), установленной в счетчике 9. Одновременнопроисходит сравнение содержимого счетчика 10 адресов с конечным адресом,записанным в блоке 11 остановя поФзаданному адресу, а блок 12 остановапо контрольцому коду, представляющийсобой, например индикатор нулевого состояния, следит за состоянием счетчикаО, и в выходном регистре 15 происходит 10поразрядное суммирование по модулю двавсех считанных чисел.Подтверждение исправной работы блока 20 и прекрапецие контроля происходиттогда, когда появляются...