Патенты с меткой «памяти»

Номер патента: 805418

Опубликовано: 15.02.1981

Автор: Брагин

МПК: G11C 29/00

Метки: аналоговой, апертурноговремени, блоков, памяти

...вход блока 12 аналоговой памяти (выход 9 устройства )сначалаподают постоянное напряжениеОо , а на управляющий вход (выход 08 устройства) - импульсы выборки ихранения. Измеряя разность междупостоянным напряжением на входе инапряжением на выходе блока 12 аналоговой памяти - в режиме храненияс помощью АЦП 1 находят величину смещения ЬОо, возникающего обычно припереходе к хранению, за счет "пролезания" импульса управления черезпараэитные емкости ключа блока 12аналоговой, памяти. Затем на вход 50блока 12 аналоговой памяти подаютсигнал, представляющий собой суммупостоянного и переменного напряжени 4 О =О +О э 1 пас,Е о м 55причем синусоидальный сигнал долженбыть синхронизирован с импульсамивыборки и хранения. Частота последних должна быть...

Номер патента: 809206

Опубликовано: 28.02.1981

Авторы: Ахмедов, Исмайлов, Кязимов

МПК: G06F 17/30

Метки: информациив, памяти, поиска

...вторым выходом регистра 1 признака поиска и со входом накопителя 254, выход которого подключен к первому входу регистра б числа. Второйвход регистра 6 числа, второй входФормирователя 2 сигналов адреса иуправляющий вход и выход схемы 7 ЗОсравнения соединены.соответственнос другими выходами и входом блока 5управления, Первый и второй входысхемы 7 сравнения подключены,соответственно, к выходу регистра б числа и к выходу дешифратора 3.Устройство работает следующимобразом,Сущность запоминания в ячейкахнакопителя 4 только информационнойчасти кодов в единичном позиционном 4 Окоде заключается в следующем. Длякаждого кода в накопителе 4 выделяется ячейка (или ячейки) с 2 Р двоичными разрядами, где Р - количество двоичных...

Номер патента: 809349

Опубликовано: 28.02.1981

Авторы: Арасланов, Цимерман

МПК: G11C 11/4063

Метки: tokob, блоках, коммутации, памяти, раз-рядных

...например, выполненных в видедиодов, генератор 7 импульсов токаи компенсатор 8.Выходы формирователей тока 1 подключены ко входу компенсатора 8 и через разделительные элементы первойгруппы 5 соединены с выходами устройства, которые через разделительные элементы второй группы б подклю чены к одним из входов трансформатора 2, другой вход которого соединен с выходом компенсатора 8 и выходом генератора 7, соединенного сшиной 4.Выходы и входы устройства подключены к соответствующим разрядным обмоткам 9 и резисторам 10 блока памяти.Компенсатор 8 содержит диоды 11и 12 и параллельно соединенные резистор 13 и конденсатор 14, причемодни электроды диодов 11 и 12 подключены ко входам компенсатора 8,другие - к одному из выводов резис.тора 13,...

Номер патента: 809382

Опубликовано: 28.02.1981

Авторы: Брайловский, Крылов, Лазер, Лиогонькая

МПК: G11C 19/00

Метки: памяти, сдвиговогорегистра, ячейка

...к первой шине сдвига,третьи входы - ко вторым выходам ячейкн памяти, а третьи входы пятого и шестого элементов И коммутационного триггера соединены со второй шиной сдвига,На чертеже представлена схема ячейки памяти для сдвигового регистра.Ячейка памяти содержит триггер памяти 1, выполненный на элементах И 2и 3 и элементах ИЛИ-НЕ 4 и 5, коммутационный триггер 6, выполненный наэлементах И 7 - 10. причем вторые входы элементов 9 и 10 соединены со входами 11 и 12 ячейки памяти, выходыаэлементов ИЛИ-НЕ 4 и 5 соединены спервыми выходами 13 и 14 ячейки памяти, а третьи входы элементов И 9 и 10соединены со вторыми выходами 15 и16 ячейки памяти, вторые входы элементов И 9 и 10 соединены с первой шинойсдвига 17, третьи входы элементов И 9и 10 -...

Номер патента: 809384

Опубликовано: 28.02.1981

Автор: Борисов

МПК: G11C 19/36

Метки: памяти, регистрасдвига, ячейка

...окончания заряда конденсатора,Иа чертеже представлена функциональная схема предложенной ячейки памяти.Ячейка содержит первый и второй(например конденсатор) элементы 1 и 2памяти, элемент 3 нагрузки, развяэывающие элементы 4 и 5, элемент ИЛИИЕ 6, ключ 7, датчик 8 окончания зарядаконденсатора, элемент 9 согласования,шины 10 и 11 питания, входы 12 и, 13ячейки памяти. Ячейка памяти работает следующимобразом.При отсутствии записи основной эле мент 1 памяти находится в непроводящем .состоянии. Изменение состояний ключа 7 на него не влияет,Запись 1" в ячейку памяти производится при отсутствии тактовых импульсов, 55 Элементы записи иа чертеже не показаны. При подаче на вход 12 импульсов попожительной полярности элемент 1 переходит в...

Номер патента: 809388

Опубликовано: 28.02.1981

Авторы: Колтыпин, Шацкий

МПК: G11C 21/00

Метки: динамическихблоках, памяти, регенерацииинформации

...элементы ИЛИ иформирователь сигнала регенерации, входкоторого соединен с выходом первогоэлемента ИЛИ, один из входов первогоэлемента ИЛИ подключен к единичномувыходу триггера фиксации обращений, другой вход первого элемента ИЛИ соединенс выходом элемента И и управляющимвыходом устройства, выход формирователясигнала регенерации подключен к первымвходам вторых элементов ИЛИ, вторыевходы которых соединены с выходами де -шифратора выборки групп, накопителей,выходы вторых элементов ИЛИ подключенык другим входам формирователей сигналасравнивается код на шинах 14 с содержимым счетчика 2 и при их совпадении вырабатывается сигнал установки в "1 триггера 6 фиксации обращений, который по способу организации логических связей является Й 5...

Номер патента: 809393

Опубликовано: 28.02.1981

Авторы: Ваняшев, Мякиньков, Тищенко

МПК: G11C 29/00

Метки: памяти, посто-янной

...-го дешифратора подключены к выходам блока 4, соответствующим п-музнаку контролируемого числа. Выходы809393 дешифратаров 2 соединены со входамиэлементов ИЛИ 3, причем первые выходы всех дешифраторов 2 подключены ковходам первого элемента ИЛИ 3, вторыевыходы - ко входам второго элементаИЛИ 3 и т,дв -ые выходы всех дешифраторов 2 подключены ко входами -го элемента ИЛИ 3. Выходы элементов ИЛИ 3 подключены ко входам схемы1 сравнения. о. Устройство работает следующим образом,Считанная из блока 4 информация по. ступает на входы дешифраторов 2, Приэтом на одном из выходов каждого дешифратора 2 возникает сигнал. При правиль. но считанной информации, учитываячтосоставляющие ее комбинации различны,сигналы возникают на различных...

Номер патента: 809395

Опубликовано: 28.02.1981

Авторы: Беляков, Журавлев

МПК: G11C 29/00

Метки: памяти

...В случае неравенства кодов фиксируется неисправность данной ячейки памяти. По сигналу с выхода блока 4 управления первый формирователь 13 адресаформирует следующий код адреса, по которому в третий накопитель 12 записывается код адреса неисправной ячейки, поступающий на его первый вход записи 26с выхода регистра 5 адреса, и верныйкод числа, хранимый в этой ячейке, поступающий с выхода эталонного накопителя 8 на второй вход записи 27. Далее посигналу с блока 4 управления второй формирователь 16 адреса формирует следующий адрес и устройство начинает проверку следующей ячейки памяти контролируемого постоянного накопителя 34,После проверки последней ячейки памяти по сигналу с блока 4 управленияпроизводится запись во второй регистр15 числа...

Номер патента: 809396

Опубликовано: 28.02.1981

Авторы: Бородин, Егорова, Огнев, Столяров, Шамаев

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...подключены соответственно ко входу и к выходу контролируемого блока 6 постоянной памяти, выполненного на запомина ющих микросхемах (ЗМ).Устройство работает следующим образом.Блок 4 управления вырабатывает и выдает на вход 6 блока - постоянной памяти импульсы обращения и последовательность кодов адреса для выборки запоминающих микросхем в соответствии с позициями систематического кода Хемминга, причем адреса слов в пределах информационной емкости запоминающей микросхемы выбираются последовательно, т.е. выбирается первый ряд микросхем и последовательно перебираются адреса слов, относящихся к первому ряду. 40Считываемая информация суммируется методом контрольного суммированияв блоке 5 многоразрядных сумматоров.После окончания выбора...

Номер патента: 809399

Опубликовано: 28.02.1981

Авторы: Косов, Монахов, Савельев, Ткачева

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...3, вторым входом схемы 4 поразрядного сравнения и первыми входами второго 13 и третьего 14 элемен 4 О тов ИЛИ и со вторыми входами второго 13 и третьего 14 элементов ИЛИ.Выход второго элемента 13 ИЛИ Подключен ко входу сумматора 15.Устройство работает следующимобразом.В режиме контроля информация,соответствующая хранимой в проверяемом блоке постоянной памяти,через регистр 11 числа и третий элемент 10 И поступает на вход первогоэлемента 9 ИЛИ и вместе с кодамиадресов записываются в накопитель3. После этого по управляющим сигналам из блока 1 управления информация считывается из накопителя3 и поступает для контроля на регистр 11 числа, а также сумматор15 и блок 16 контроля по модулютри,Описанные операции составляют60 подготовительный этап...

Номер патента: 809401

Опубликовано: 28.02.1981

Авторы: Дрель, Шварц

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...управляющий вход связан сблоком 3 управления, а выходы подключены к входам сумматора 2. 45Контролируемый блок 7 постояннойпамяти кроме контролируемых чиселсодержит контрольнув константу, которая может быть размещена в однойили двух ячейках памяти, с помощьюкоторой осуществляется контроль.. Сумматор 2 имеет индикацию чтопозволяет производить контроль блока7 постоянной памяти при отсутствиив последнем контрольной константы,Блок 3 управления осуществляетсинхронизацию и управление работойвсех узлов и блоков устройства.Работа устройства для контроляблоков постоянной памяти в антоматическом режиме осуществляется сле- фодувшим образом.Перед началом работы блок 3 управления осуществляет обнуление регистра 1 числа, сумматора 2 и регистра4 адреса....

Номер патента: 809404

Опубликовано: 28.02.1981

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...чертеже представлена блок-схемапредлагаемого устройства.Устройство содержит блок 1 постоянной памяти, сумматор-вычитатель 2,блок 3 сравнения, блок 4 установкиконтрольных чисел, блок 5 управления, реверсивный "четчик б, дешиФратор 7.Устройство работает следующимобразом,При подаче из блока 5 управленияна вход блока 1 памяти кода адреса 45и импульса запроса, числа считываются и поступают на входы сумматоравычитателя 2, где и начинают складываться, Единицы переполненияпоступают при сложении в реверсивныйсчетчик б, и он меняет свое состояние, ДешиФратор 7 в соответствиис состояниями реверсивного счетчика б выдает в блок 5 управления инФормацию о его состоянии. Как только состояние счетчика станет равным01, по сигналу из блока 5 управления...

Номер патента: 813450

Опубликовано: 15.03.1981

Автор: Овчинникова

МПК: G06F 17/30

Метки: блоках, доступом, информациипо, памяти, поиска, признаку, спроизвольным

...ячейки накопителя 9, в которой записан код споступивюим признаком, если Р -число четное, то ветви последнегоуровня размещаются в накопителе 6+1-. Рш),Перед началом работы устройства яр производися запись списков свободных ячеек в накопитель 9 в ячейкис адресом 2 +1 по 2 , причем списЩ Фф 1ки свободных ячеек первого уровняразмещены в разрядах с первого по ш-ый, списки свободных ячеек второго уровня в разрядах с (ш+1) по 2 ш-ый и т,д. списки свободных ячеекР уровня - в разрядах (Р)ш+1-.Рш.Списки свободных ячеек организованытаким образом, что в каждой прецы" 0 дущей ячейке записаны адреса следующих свободных ячеек. Ацреса первыхсвободных ячеек должны храниться врегистрах адресов свободных ячеек11-13 организованных на счетчиках 65 единиц.В...

Номер патента: 813504

Опубликовано: 15.03.1981

Автор: Шашук

МПК: G11C 8/00

Метки: адресовиз, блоков, выборки, памяти

...счетчика записи поступает импульс смены адреса записи и счетчикформирует следующий, отличающийсяна единицу, адрес записи. Неравенство адресных кодов индицируется элемен 40том сравнения и на его выходе появляется сигнал, соответствующий логическому нулю и снимается сигнал запретачтения. Если теперь произойдет чтение, то изменится на единицу код адреса чтения, Коды адреса записи иадреса чтения опять станут равными,что повлечет повторное формированиесигнала запрета чтения. При последующих записях и чтениях коды адресов будут возрастать, однако, код адреса чтения не сможет привысить кодаадреса записи, что позволяет избежать чтения по адресам ячеек памяти,не содержащих информацию.Каждый из адресных счетчиков представляет собой...

Номер патента: 813508

Опубликовано: 15.03.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: долго-временной, памяти

...разряд - 1-ое, 9-ое, 17-ое,2 разряд - 2-ое, 10-ое, 18-ое,8 разряд - 8-ое, 16-ое, 24-ое, и эффективно обнаруживающее, помимо однократных ошибок, еще и двукратные, если количество слов в блоке памяти менее 80 1 .Наиболее близким к предлагаемому является устройстводля контроля блока постоянной памяти с контролем на четность поразрядных сумм, содержащее регистр параллельного действия со счетными входами узел установки контрольных чисел и схему сравнения 2.Цель изобретения - повышение точности контроля. Поставленная цель достигается тем,что в устройство для контроля долговременной памяти, содержащее схему 5 сравнения, первая группа входов которой подключена к выходам блока уста новки контрольных чисел, введены сумматоры, входы которых...

Номер патента: 814374

Опубликовано: 23.03.1981

Авторы: Шагнев, Янковский

МПК: A63F 9/18

Метки: игра, настольная, памяти, тренировкизрительной

...13, размещен-5 ."йых внутри него поршня 14 с уппотнением 15, пружины 16 и толкатепя 17. Внутри корпуса 1 размещен наклонныйпоток 18. С задней стороны корпуса 1на направляющих 19 распопожена задняя крышка 20.Для удобства пользования на экране8 установлена ручка 21,а сменные карточки 4 распояагаются в прозрачных Футлярах 22.5Игра осуществляется следующим образом.Задающий игрок, накпонив корпус 2 вудобное попожение, отодвигает заднююкрышку 20 и устанавливает во все окна3 в любой комбинации прозрачные футпяры 22 с карточками 4, поспе чего корпус 2 поворачивается в удобное для о 1гадывающего игрока попожение.Оггадывающий за ручку 21 поднимаетэкран 8 в верхнее положение, утаппиваяпри этом толкатепь 17 до упора, приэтом пружина 16,...

Номер патента: 380181

Опубликовано: 30.03.1981

Авторы: Макаров, Симонов

МПК: G01T 5/00

Метки: искровых, камер, матрица, памяти, проволочных

...кольца имеют разные выходные обмотки, что усложняет систему съема информации с проволочных искровых камер, так как при этом требуется большое количество разъемных и кабельных соединений и большое число усилителей чтения или их независимых входов.В предлагаемой матрице памяти групповые кольца расположены на тех же выходных обмотках, что и кольца групп. Это позволяет за счет разнесения во времени опроса групповых колец и колец групп уменьшить количество разъемных и кабельных соединений и число усилителей чтения или их независимых входов вдвое по сравнению с известными конструкциями.На чертеже приведена схема предлагаемой матрицы памяти.Матрица памяти представляет собойпечатную плату 1 с расположенными на ней ферритовыми кольцами 2...

Номер патента: 822298

Опубликовано: 15.04.1981

Авторы: Подвальный, Сборик

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...иэ входов сумматора по модулю два, другойвход которого соединен с выходоммультиплексора, информационный иадресный входы которого подключенысоответственно к выходу усилителя считывания и к третьему выходу блока управления. На чертеже изображена принципиальная схема предлагаемого устройства рые вход и выход которого подключены ра 9 сдвига соединены соответственно с четвертым выходом синхронизатора 1 и с третьим входом схемы 5 сравнения,Информационный вход и другие выходырегистра 9 сдвига подключены соответственно к выходу и к одному иэ входов сумматора 8 по модулю два, другой вход которого соединен с выходом мультиплексора б, информационныйи адресный входы которого подключены соответственно к выходу усилителя7 считывания и ктретьему...

Номер патента: 824316

Опубликовано: 23.04.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: памяти, постоянной

...4, подвоздействием управляющего сигнала,осуществляют выбор из образуемыхконтрольных сумм строк, младшего изразрядов, принадлежащих столбцу, вкотором обнаружена ошибка. Элементыб И обеспечивают выделение подмножестн номеров двоичных единиц информации,. образующих проверки Хэммингадля данного разряда, а в схеме 7 осуществляется суммирование по модулюдва информации указанных подмножеств,Каждая из проверок Хэмминга производится триггером схемы 7 и связаннымс ним элементом б И, пропускающиминформацию, считываемую из блока 2,навход триггера схемы 7 при разрешающем сигнале с триггера счетчиков .1адресов, связанного с управляющимвходом этого элемента б И. Кроме того, один иэ триггеров схемы 7 обеспечивает образование суммы по модулюдва...

Номер патента: 824317

Опубликовано: 23.04.1981

Авторы: Григорьев, Семьянов, Фролов

МПК: G11C 29/00

Метки: блоковоперативной, памяти

...вызванного появлением сбоя. Принцип автоматической выработки сигнала "Запускф в блоке 10 местного управления (фиг. 1) состоит в задержке сигнала "Сбой", подаваемого с выхода схемы 6 сравнения на время с = 0,5-5 с и формировании одиночного импульса синхронно с тактовыми сигналами, приходящими с первого вы20 ЗО 40 50 55 Формула изобретения 1. Устройство для контроля блоковоперативной памяти, содержащее блокуправления, формирователь сигналов60 координатной сетки, формирователькодов адресов и схему сравнения,при"чем первый и второй выходы блока,управления подключены соответственнок первому выходу устройства и ко вхо 65 ду формирователя сигналов координат" хода блока 1 управления. Управляядлительностью сигнала "Запуск", можно осуществить...

Номер патента: 824318

Опубликовано: 23.04.1981

Авторы: Калиниченко, Лукьянович, Самойленко

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...адреса. По команде ЦВМ от дешифратора 4 снгналы с выхода блока 1 задания программы, через блок 2 управления, одновременно поступают навходы счетчика 3 адреса и счетчика 7.Производится и обращений по и последовательным адресам к контролируемому блоку постоянной памяти на егомаксимальной рабочей частоте. Приэтом по сигналу со второго выходасчетчика 7, поступающему на входблока 5 записи информации, разрешается прием числовой информации с выхода контролируемого блока постояннойпамяти через блок записи информации5 на первый вход блока 8 коммутациивходов. При каждом обращении к контролируемому блоку постоянной памятичисловая информация с его выхода, соответствующая и-адресам обращения,по командам с третьего выхода счетчика 7, поступающим на...

Номер патента: 826422

Опубликовано: 30.04.1981

Авторы: Колосов, Лопатина, Мелехин, Шелонин, Шефф

МПК: G11C 15/00

Метки: блок, логаческой, одноразрядный, памяти

...40 входов 38 и выходов 39 соседних разряДов.Логическая функция, реализуемая формирователем 5 выявления переноса имеет вид 45ХЭР = Х Х 2 ( 25+ Х дУ) ЭЯЗдесь и дальше индексы переменных соответствуют номерам позиций на фиг. и 2.Управляющий вход 40 накопителя 7 является первым управляющим входом блока 1 и предназначен для управления записью и считыванием, Управляющие входы 41, 42 и 43 являются вторым, третьим и четвертым управляющими входами блокасоответствен 22 6но и предназначены для управления коммутацией сигналовпоступающих на адресные входы 26, 27, 28 накопителя 7 Через коммутаторы 23, 4Коммутаторы 2, 3 и 4 реализуют логические функции2 Й 24 41 29 41+Х УЙВ 39 4 Э Э 1 43Коммутатор 6 реализует переклю- чение адресно-управлякщей...

Номер патента: 826425

Опубликовано: 30.04.1981

Авторы: Терзян, Чахоян

МПК: G11C 29/00

Метки: блошровкой, запоминанмцее, неисправных, памяти, ячеек

...коммутаторов, выходы которых подключены ко входам блока выборки информации.На чертеже изображена структур ная схема предлагаемого ЗУ.Устройство содержит регистр 1 адреса, основной накопитель 2, пер 254вый 3 и второй 4 дополнительныенакопители, схему 5 сравнения, коммутаторы 6, блок 7 выборки информации и дешифратор 8 кода заменяемого числа,Первый и второй входы схемы сравнения подключены соответственно кодному из выходов регистраи перво"му выходу накопителя 4, .второй выход которого соединен с первым входом дешифратора 8, второй вход ко-торого подключен к выходу схемы .5сравнения. Первые, вторые и третьивходы коммутаторов 6 подключены соответственно к выходам накопителя2, выходу накопителя 3 и выходамдешифратора 8. Накопитель 2...

Номер патента: 832600

Опубликовано: 23.05.1981

Авторы: Золотаревский, Некрасов

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, элемент

...приходом управляющих сигналовна первую и вторую шины 10 и 11 управления: (на первую шину 10 поступает импульс отрицательной полярности,а на вторую шину 11 - нулевой сигнал), согласующий элемент 4 закрывается и отключает вход третьего инвертора 5 от выхода первого инверто-ра 1 , ключи б и 7 также закрываются и отключают соответственно управляющий и нагрузочный транзисторывторого инвертора 2 от входа первого инвертора 1, а согласующий эле-мент 3 включается, При этом черезоткрытый согласукщий элемент 3 входное напряжение поступает на входпервого инвертора 1 и переводит егов новое логическое состояние илиподтверждает его предыдущее состояние. Так как управляющий и нагрузочный транзисторы второго инвертора 2отключены, то напряжение на...

Номер патента: 832603

Опубликовано: 23.05.1981

Авторы: Белов, Дербунович, Диденко, Сирченко

МПК: G11C 29/00

Метки: блоковоперативной, памяти

...числом единиц в коде. Работа устройства в девятом цикле контроля аналогична работе устройства в первом цикле контроля. В десятом цикле контроля на всех выходах, за исключением четвертого, блока 1 управления, формируются те же сигналы, что и во втором цикле контроля. При этом генерируется четвертое подмножество адресов А , которому принадлежат двоичные адреса с нечетным числом единиц в коде.Дальнейшая работа устройства в десятом - шестнадцатом циклах контроля аналогична работе его в первых восьми циклах, за исключением того, что запись и считывание тестовой информации осуществляется по третьим А и четвертым А 4 подмножествам адресов.Таким образом, для обнаружения кон стантных неисправностей в блоке оперативной памяти...

Номер патента: 834767

Опубликовано: 30.05.1981

Авторы: Милошевский, Яковлев

МПК: G11C 11/40

Метки: памяти, элемент

...- напряжение перекрытия кана%ла транзистора х (1=2, 3,. 4, 5) .Пусть крутизна транзисторов 2 и 3 выше, чем крутизна транзисторов 4 и 5( и 1 оЬ 1 М 4 э ЭП работает следующим образом.Если 067 удовлетворяет условию (1) (режим хранения информации), то ЭП может находиться в любом из следующих двух устойчивых состояний, В первом состоянии (пусть оно соответствует, например, 0 двоичной информации) транзисторы 2 и 3 закрыты, а 4 и 5 открыты, вследствие чего У близко к О. Во втором состоянии, соответствующем 1 двоичной информации, транзисторы 2 и 3 открыты, а 4 и 5 закрыты и Ц близко к Ц 6. В обоих состояниях мощность, рассеиваемая ЭП, мала и обусловлена лишь токами утечки.Если ц- увеличить настолько, чтобы оно несколько превысило Уи (режим...

Номер патента: 841049

Опубликовано: 23.06.1981

Автор: Киселев

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...представлена функциональная схема предлагаемой ячейки памяти.Схема содержит Ю-триггер 1, РКЬ-триггеры 2, 3 и 4, дешифраторы 5 и 6, элементы И 7 и 8, Ю-триггер 9 последующей ячейки памяти, тактовую шину 10, выходы пер841049 на один двоичный разряд. В случае, если дешифратор 6 реализует функцию 8 48 4 2 1 и имеет единичный сигнал на инверсном выходе, тактовый импульс через элемент И 8 проходит на 5-вход КЬ-триггера 9 последующей ячейки памяти и на импульсный вход дешифратора 5, с выходов которого импульсные сигналы поступают на К - и 8 - входы РКЬ - триггеров 2 - 4 в соответствии с кодом числа на входах дешифратора 5, Установка РКЯ-триггеров 2 - 4 производит О ся согласно таблице. 0000 0101 0010 0110 0111 0100 1000 0110 1001 1000...

Номер патента: 841051

Опубликовано: 23.06.1981

Автор: Киселев

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...соединены со входами ячейки памяти, выходы четвертого РКЬ-триггера подключены к выходам ячейки памяти.На чертеже представлена функциональная схема предлагаемой ячейки памяти.Ячейка памяти содержит РКЬ-триггеры1 - 4, дешифратор 5, элементы И 6 и 7, РКЯ-триггер 8 предыдущей ячейки памяти, тактовую шину 9, выходы 10 - 17 дешифратора 5, входы 18 - 23 дешифратора 5.Ячейка памяти функционирует следующим образом.В ячейке памяти находится число в двоично-десятичном коде. В том случае, если триг841051 4тактовый импульс через элемент И 6 проходит на импульсный вход дешифратора 5, с выходов которого импульсные сигналы поступают на К- и Я-входы РЮ-триггеров 1 - 4 в соответствии с кодом числа на входах дешифратора 5. Установка РЕЯ-триггеров 1 - 4...

Номер патента: 841053

Опубликовано: 23.06.1981

Авторы: Березенко, Вдовиченко, Векшина, Голубев, Фурсин

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, элемент

...двига, содержащий два р-п-р транзистора, эмиттеры которых соединены с шиной питания, коллектор первого р-и-р-транзистора подключен ко входу элемента памяти и к базе и-р-пфгранзистора, эмиттер которого соединен с шийой841053вого регистра, его температурный диапазон работы (от минус 60 до + 125 С).В отличие от известного в предлагаемомэлементе памяти для сдвигового регистра с могут использоваться шунтирующие диодыШоттки, что повышает его частотный диапазон до 20 - 100 мГц. формула изобретения нулевого потенциала, введен диод Шоттки анод которого подключен к базе п-р-и-тран зистора, а катод - к базам р-и-р транзисто ров и к коллектору п-р-п транзистора, коллек тор второго р-п.р транзистора соединен выходом элемента памяти.На чертеже...

Номер патента: 841064

Опубликовано: 23.06.1981

Авторы: Мамджян, Слуцкий

МПК: G11C 29/00

Метки: блоковоперативной, памяти

...которого подключен к первому выходу блока 1. Входы коммутатора 11 подключены соответственно к третьему выходу блока 1 и выходам счетчиков 6 и 8, а выходы - к другим входам сумматора 9, выходы которого соединены с другими входами коммутатора 3. Выходы коммутатора 11 являются другими выходами устройства.Устройство работает следующим образом Первоначально все счетчики 4, 6, 7, 8 и 12 и триггер 5 устанавливаются в исходное нулевое состояние. Формирование кода адреса блока 14 памяти производится с помощью счетчика 6, работающего на сложение, счетчика 8, работающего на вычитание, и коммутатора 11. На вход коммутатора 11 с блока 1 управления подается сигнал, позволяющий коммутировать выходы счетчиков 6 и 8, с которых снимаются адресные сигналы....