Патенты с меткой «памяти»

Номер патента: 1256027

Опубликовано: 07.09.1986

Авторы: Игнатович, Камыков

МПК: G06F 9/36

Метки: адресов, памяти, формирования

...начальный адрес АЗ, соответствующий номеру ветви третьего уровня, вычисленной еще в предьдущем цикле. Следующий знак в номере объекта, отличен от знака в номере объекта предьдущего цикла, поэтому сигналом с элемента 23 задержки триггер 18 устанавливается в исходное состояние, разрешая прохождение последующих синхроимпульсов через элемент И 6 на счетный вход счетчика 7, По третьему синхроимпульсу триггер 17 переходит в исходное состояние и включает дешифратор 8, с пятого выхода которого управляющий сигнал поступает на дешифратор 3 С выхода дешифратора 3 на сумматор 4 подается число дВ 4. В сумматоре 4 начальный адрес объекта четвертого ранга В 4 = АЗ + 6 В 4 образуется уже после третьего синхроимпульса. Устройство для формирования...

Номер патента: 1256099

Опубликовано: 07.09.1986

Авторы: Август, Зыков, Иванюк

МПК: G11C 29/00

Метки: блоков, памяти

...памяти микрокоманд.В соответствии с временной диаграммой в первом такте по синхроимпульсу Т микрокоманда с блока 1 памяти микрокоманд заносится в регистр 20 3 микрокоманд, посинхроимпульсу Т из.меняется содержимое регистра 2. Вовтором такте по синхроимпульсу содержимое полей данных, адреса и режимаконтролируемого блока памяти заносит ся в регистры 8, 10 и 6 и через блоки 12 и 15 поступает на контролируемый блок памяти, по синхроимпульсуТ в регистр 2 заносится вторая мигкрокоманда, содержимое регистров 8 и 30 10 заносится в регистры 11 и 8, посинхросигналу Т 4 происходит подготовка адреса третьей микрокоманды. Втретьем и последующих тактах работаблоков аналогична.35 Если в текущей микрокоманде заданы в поле управления коды операций,то...

Номер патента: 1256101

Опубликовано: 07.09.1986

Авторы: Анурьев, Дебальчук, Дмитриев, Косарев

МПК: G11C 29/00

Метки: блоков, памяти, цифровых

...и затем напервый вход блока 5, на второй входкоторого поступает эталонный кодс выхода формирователя 4. Полученные импульсы ошибок поступают наключ 10, где стробируются узкимиимпульсами, вырабатываемыми блоком1, что позволяет избежать случайныхошибок, вызываемых переходными процессами и задержками одного эталонного кода относительно другого. Простробированные импульсы ошибок поступают на вход счетчика 14. По окончании цикла записи блок 1 выдает команду "Воспроизведение" (например,переход иэ состояния логического Ов состояние логической 1 старшегоразряда счетчика), по которой формирователь 11, на вход которого онапоступает, вырабатывает узкий импульс,поступающий на управляющий вход регистра 16, по которому информацияс выхода счетчика 14...

Номер патента: 1257701

Опубликовано: 15.09.1986

Авторы: Денбновецкий, Кузьмин, Лещишин, Мельничук, Михайлов, Терлецкий, Цыганок

МПК: G11C 11/42

Метки: блок, памяти

...т,е, переходу к соседним статическим характеристикам,При подаче сигнала с выхода усилителя 8 напряжения на подложку мишенизапоминающей ЭЛТ 1 за счет укаэаннойсвязи между подложкой мишени и поверхностью диэлектрика реализуетсяописанным способом переход от однойстатической характеристики к другой,т.е. фактически происходит уменьшение крутизны управляющей выходнойхарактеристики запоминающей 3 ЗЛТ 1 ипреобразование семейства статическиххарактеристик (фиг. 2, линия РЕ) вдинамическую управляющую характеристику (фиг. 2, линия АВС).В режиме считывания постоянно отпертый электронный луч заломинйющейЭЛТ 1 сканирует поверхность мишени и образует выходной сигнал считывания (1 рц ). величина которого зависит от потенциала диэлектрика мишени (так...

Номер патента: 1257708

Опубликовано: 15.09.1986

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...-1) Р, (х), где Р,(х) - не- приводимый многочлен степени Ь и порядка е, причем С не делится на е, максимальное значение которого е 2 -1. Длина и кода - наименьшее общее кратное е и С. Количество контрольных разрядов равно (С+Ь).Рассмотрим, например, работу уст" ройства для кода Файра, заданного по рождающим полином (Р(х) (хф+1) (х +х +1) и имеющего максимальную длину и 9 (2 -1)=279. Этот код исправит произвольный пакет ошибок длиной пять бит или меньше.Пусть исходный информационный многочлен, разрядностью 256 бит, состоит из одних нулей. Избыточные ра ряды Формируются путем деления инфо мационного многочлена на порождающий полином. В рассматриваемом случае весь кодовый многочлен будет представлять собой последовательность их 2 О...

Номер патента: 1259340

Опубликовано: 23.09.1986

Автор: Иванов

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...два, дополнительно выходы (ИК+1)-х разрядов регистра соединены с вторыми входа- ЗО ми -х сумматоров по модулю два, где1, К, У - разряды регистра, соответствующйе ненулевым коэффициентам образующего многочлена, (И - и + )-е входы -й группы инфФормационных входов устройства, гдеУ, К, 32,п, соединены с соответствующими группами входов (З)-х сумматоров по модулю два, выходы ш-х разрядов регистра, где ш = 1, (М-К), 4 О соединены с соответствующими входами (ш+К)-х сумматоров по модулю два, г-е входы и -й группы информационных входов устройства, где г = 1, (М-и+1), соединены с соответствующими входами (г+и)-х сумматоров по модулю два. Перед началом работы сдвиговый регистр 4 устанавливается в состояние 000, Цепи установки не показаны,...

Номер патента: 1259341

Опубликовано: 23.09.1986

Авторы: Виленчик, Вичес, Мучиев

МПК: G11C 29/00

Метки: блоки, записи, магнитной, памяти, сигналов, тестовых

...второй - формирование контрольных сигналов,Управление этапами работы осуществляется Формирователями 12 и 13 и триггером 3. В момент окончания Формирования синхросигналов или по достижении максимального значения счетчиком 5 Формирователь 13 вырабатывает управляющий импульс конец первого этапа цикла) который постуг.яет на вход счетчика 5 приводя его ь начальное состояние (на выходах Образуется двоичная комбинация, равпяя разности между максимальным значением счета счетчика 5 и длитель ностью синхросигнала), а также - на вход сброса триггера 3, изменяя его состояние. Нри этом на инверсном выходе триггера 3 образуется высокий потенциал поступающий на вход счет"1 икязяпрещяя егО работу(0 3. 45 50 5 со 15 2 11 25 На прямом выходе...

Номер патента: 1260955

Опубликовано: 30.09.1986

Авторы: Ляхов, Моисеев, Разумов, Сенчук, Щенов

МПК: G06F 9/36

Метки: адресации, памяти

...них соответствует режиму занесения начального адреса массива чисел, размещенного в дополнительном ЗУ 6, в регистр 8 адреса числа, второй режиму обращения (на запись или чтение) к дополнительному ЗУ 6, третий - режиму занесения индекса в регистр 10 индекса. При появлении этих адресов на адресных входах-выходах 2 возникают выходные сигналы на первом, втором и третьем выходах дешифратора 12 соответственно.В режиме занесения информации в регистр адреса 8 по переднему фронту сигнала с первого вьмода дешифратора 12 триггер 13 устанавливается в положение, соответствующее разрешению прохождения через коммутатор 11 информации с информационного входа 16 на информационные входы регистра 8 адреса. По заднему фронту этого сигнала, поступающего через...

Номер патента: 1261007

Опубликовано: 30.09.1986

Автор: Пермяков

МПК: G11C 5/12

Метки: жгутов, кодовых, памяти, постоянной, формирования

...другу закреплены два пружинных водила 25 и 26, концы 27 и 28 которых ограничивают секгор верхнего кольцевого выреза 16, в когором помещен челнок 29, содержащий шиулю 30 с верхней нитью 31. На верхнем валу 5 за планшайбой 15 закреплен кулачок 32, кинематически связанный через рычаг 33 с анкерной вилкой 34, зацепы 35 и 36 которой попеременно перекрывают верхний кольцевой вырез 16. За планшайбой 15 на нижкем валу 6 закреплен нитеподатчик 37, содержащий шиулю 38 с нижней нитью 39, связанной со жгутом 40 через нижний кольцевой вырез 17 план- шайбы 15. Плакшайба 15, водила 25 и 26, анкерная вилка 34 составляют механизм иеремеьцения нити. Устройство работает следующим образом.Через радиальный вырез 18 планшайбы 15, через продольный боковой...

Номер патента: 1261008

Опубликовано: 30.09.1986

Автор: Пермяков

МПК: G11C 5/12

Метки: жгутов, кодовых, памяти, постоянной, формирования

...37 с грузом 36 через ролик 38, и механизм протягивания3магазина, который состоит из разъемной рамки 28, двух штырей-шаблонов 6 и 7, двух электромагнитов 23 и 24, двух ползунов 21 и 22, двух направляющих и двух щаговых электродвигателей 8 и 9, шаблонов 6 и 7.При помощи привода (не показан) обе рамы 1 и 2, синхронно вращаясь на осях 4 и 5, разводят обе части 30 и 31 рамки 28 от плоскости жгута 3, При этом шаблоны 6 и 7 должны быть приведены в соответствующие им исходные позицииА и 1 Г. Электромагниты 23 и 24 включены. В образовавшийся зазор между частями 30 и 31 рамки 28 вводятся концы 40 проводов и упорядоченно закрепляются в гребенке 35, которая предварительно установлена на каретку 34, приведенную в непосредственную близость к рамке...

Номер патента: 1261014

Опубликовано: 30.09.1986

Авторы: Андреев, Иванов, Романов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...) 2. Й 1 бОО (г)ОИОБОГО Фили тестового 7 числа осу(цсстнляетс 5 Но сиг Балу на входе 1, посту зющему нз формирователь 3; Бы.)лз бл:)кз 2. Адрес )Э в БИС 14 фоэмирлетс с:1 етчико. 4 или 5. Код дСсз с Быхолон ссчетчикон 4 и 5 через комму"1 зтОр 10 1 остуц 1 ст на Вход 1 36, т.(и адресные Входы ЬИС 4. Выбор кода адреса со сСтчи)са 5 или с етчика 4 осупсестзляется сигалом нз ныхоле 40. Адрес ЬИС 14 В блоке 12 формируетс.я счетчиком 7 или 8; через коммутатор 1 поступает нз входы делИфратора 13. ,Б(бор кола злс)с(з со счетчика 7 или 8 также Осуществляется сигналом нз выходе 1. Сигис рззрегпения выборки с выхола 22 псступает на входы ком)хтзторон 10 и 1. 1 С,од адреса н счетчике 6 и хе)яетс 5 Всегда:ким обрзом,;то равен эазности кодов...

Номер патента: 1262494

Опубликовано: 07.10.1986

Авторы: Андреева, Бородин

МПК: G06F 9/00

Метки: обращением, памяти

...началом работы устройства происходит обнуление счетчиков 1 и 5.Предположим для конкретности, что в первой секции микросхемы дефектен нулевой регистр хранения, а во второй - первый, При записи информации СИ поступают на 2счетчик 1, информация на выходе которого определяет адрес ячейки блока 2, к которой в данный момент производится обращение. Еще один адресный разряд блока 2 задает номер секции блока 2; к которой производится обращение, и определяется сигналом на выходе триггера 4. Первоначально на выходе этого триггера О, а следовательно, обращение идет к ячейкам 1-й секции блока 2. Сразу после приема 1-го СИ на счетчик 1 из блока 2 памяти на схему 3 сравнения будет считан код 00000000, что соответствует дефектному регистру хранения с...

Номер патента: 1262497

Опубликовано: 07.10.1986

Авторы: Андреев, Беляков

МПК: G06F 9/36

Метки: адресации, оперативной, памяти

...в первый режим работы, который обеспечивает возможность блокировки неисправных страниц блока 2 памяти или дальнейшее расширение информационного объема системы оперативной памяти за счет использования страниц блока 2 памяти, соответствующих зонам адресов регистров внешних устройств. При установке триггера 18 в нулевое состояние блоквыборки переводится во второй режим работы, в котором обращения к страницам блока 2 памяти соответствующих зонам адресов регистров внешних устройств, 20 запрешены.Перед началом работы сигналом Начальная установка с входов 6 - бп блоков выборки производится установка их первых 18 - 18 и вторых 19-9 итриггеров в нулевое состояние.Рассмотрим работу блока 1 выборки в первом режиме.С выхода регистра 13 адреса по...

Номер патента: 1262509

Опубликовано: 07.10.1986

Автор: Петросов

МПК: G06F 13/00

Метки: внешней, интерфейсов, памяти, сопряжения, эвм

...время состоянием единичного выхода триггера 44. В результате информация с выхода группы 14 элементов И поступает на шины данных внешней памяти (фиг. 5 а).Так как запись информации из ЭВМ в блок 12 осуществляется со скоростью ниже, чем чтение из блока 12 во внешнюю память, то инициирование процедуры чтения по отношению к процедуре записи задерживается на фиксированный интервал времени, который определяется, исходя из разности скоростей передачи данных. Информация об этой разности передается в регистр 5 в начальной фазе обмена, где хранится в течение всего времени обмена.Выход регистра 5, соответствующий разрядам, где хранится указанная информация, для отработки необходимой задержки подключен к одному из входов схемы 28 сравнения, на...

Номер патента: 1264241

Опубликовано: 15.10.1986

Авторы: Бахир, Соловьев, Темкин, Цишкевич

МПК: G11C 17/00

Метки: блок, памяти, постоянной

...запоминающим устройствам, у которых запоминание информации обусловлено наличием или отсутствием индуктивной связи между входными и выходнымиобмотками трансформаторов, а заменаинформации производится механически,Целью изобретения является повыше ние надежности блока и технологичности его изготовления. 10На фиг.1 представлен блок постоянной памяти; на фиг.2 - основание спакетами информационных карт; нафиг3 - модуль постоянной памяти.Устройство содержит стойки 1, шасси 2, печатные платы 3, колодки 4 сФерритовыми П-образными сердечниками5, крышки 6 с У-образными сердечниками, дешифраторы 7, основание 8 с двумя продольными окнами 9, выступы 1 О, 20отогнутые на двойную толщину 11 пакетов информационных карт 12. Такая" отгибка позволяет...

Номер патента: 1265854

Опубликовано: 23.10.1986

Авторы: Захаров, Яковлев

МПК: G11C 11/02

Метки: памяти, элемент

...тока, протекающего по обмотке с прямоугольной петлей гистереэи- ке считывания, перемагничивания серса, с обмотками записи и считывания, дечника не происходит, а значит и не усилительный транзистор 2, согласую возникает импульс на выходе элемента щий 3 и нагрузочный 4 резисторы и фор- памяти.сирующий конденсатор 5. Показаны также входы 6 записи и считывания 7 и Формула изобретения выход 8 ЭП.20Элемент памяти работает в двух режимах: записи и считывания.В исходном состоянии сигнал на входе ЭП имеет высокий потенциал, а цепь обмотки считывания обесточена.В этом случае транзистор 2 закрыт и на выходе ЭП присутствует сигнал логического "О".Режим записи. Запись логической "1" в ЭН осуществляется подачей на 30 вход записи 6 отрицательного...

Номер патента: 1265855

Опубликовано: 23.10.1986

Автор: Топорков

МПК: G11C 11/14

Метки: доменах, магнитных, памяти, цилиндрических

...или отсутствия маркера достаточно считать одну из и страниц с последовательными логическими адресами (например, на фиг.2 страницу с адресом 855.: бА = 3; поскольку в ней не содержит-ся маркера, то его не будет и в страмницах с адресами А = 4 и А = 5).Если остаток в считываемой страницене равен (и), то следующей считываемой страницей будет страница с физическим адресом на (7 +1) большим,гчем физический адрес считанной страницы (на фиг.2 - страница с логичес ким адресом 7). Если же остаток всчитанной странице равен (и), тоследующей считываемой страницей будет страница с физическим адресом набольшим, чем физический адрес счи танной страницы (на фиг.2 - послесчитывания страницы с логическИм адресом 11 необходимой перейти к считыванию...

Номер патента: 1265856

Опубликовано: 23.10.1986

Авторы: Огнев, Топорков

МПК: G11C 11/14

Метки: доменной, памяти

...синхроимпульса на кодовую шину 21 такта на кодовой шине 22 "Прием" ус. танавливается разрешающий потенциал и осуществляется занесение М-разрядного слова во входной регистр 5 числа, а триггеры 8 обнуляются. ющего регистра 7 позиционного кода вразряд (2). Таким образом, в следующем такте информация будет заноситься в разряд (И-) соответствующего регистра 9 числаНесмотря на то, что "1 те -г перь находится в разряде (2) .регистра 7 и на выходе соответствующего элемента НЕ 17 уровень "1", после окончания синхроимпульса из-за того, что соответствующий триггер 8 находится в нулевом состоянии, на выходах соответствующего элемента И 13 и элемента ИЛИ 15 присутствуют запрещающие потенциалы, и сдвига содержимого со= ответствующего регистра 9 не...

Номер патента: 1265857

Опубликовано: 23.10.1986

Авторы: Дробязко, Корнейчук, Марковский, Масленников

МПК: G11C 15/00

Метки: ассоциативной, запоминающей, матрицы, памяти, элемент

...по столбцу реализуется подачей на шины 7 и 8 сигналов нулевого уровня, на шины 10 и 11 в первом такте подается сочетание сигналов "10" (соответствует записи нулей), а во втором такте - "О" (соответствует записи единиц) . Соответственно в первом такте на шину 9 подается единичный сигнал в случае записи нуля и нулевой - в случае записи единицы. Во втором такте сигнал на шине 9 - единичный при записи единицы и нулевой при записи нуля. Считывание по строке осуществляется вы" дачей единичного сигнала на шину 9. На выходе элемента И-НЕ 6 при этом формируется сигнал, инверсный биту, хранимому триггером 1. Сигнал поступает на шину 12 и считывается.Считывание по столбцу реализуется выдачей на шины 10 и 11 сигналов "00", а на шины...

Номер патента: 1265859

Опубликовано: 23.10.1986

Автор: Самойлов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...вторым управляющим выходом и выходом признаканеисправности устройства.а 5 50 55 Изобретение относится к вычислительной технике и автоматике и можетбыть использовано для контроля магнитных и полупроводниковых блоковоперативной памяти.Целью изобретения является повыщение достоверности контроля.На фиг.приведена схема устройства для контроля блоков оперативнойпамяти; на фиг, 2 - схема формирователя управляющих сигналов; на Фиг,Зсхема счетчика адреса; на Фиг, 4схема блока установки адреса; нафиг. 5 - схема первого коммутатора;на фиг, 6 - схема блока сброса; нафиг. 7 - схема блока выбора адресасинхронизации; на фиг. 8 - схема блока сравнения адресов и циклов; наФиг. 9 - схема блока формированияпризнака операции; на фиг. 10 -...

Номер патента: 1267485

Опубликовано: 30.10.1986

Автор: Пастухов

МПК: G11C 29/00

Метки: записью, информации, кодирования, неполными, памяти, словами

...проверочнойматрицы влияет на ту часть структуры,куда не входят сумматоры 11 и 12,При этом для различных переменных гхарактерны три возможных схемных решения, Для примера проверочной матрицы (фиг, 2) переменные г г гпервой группы выходов 1 образуются сучастием соответствующих трех сумматоров 14 без использования управления переменной ц., так как для любыхЭбайтов Б (неполных слов) соответствующие части проверочной матрицыстрок П П, П, одинаковы (учетвлияния особенностей столбца х, представлен на фиг, 1 пунктирной линиейи будет рассмотрен ниже),Второе схемное решение относитсяк формированию второй группы выхо- .дов 2 (г , г, г , г,), где используется один общий сумматор 15 с участием или без управляющей переменнойц;. Здесь двоичный адрес...

Номер патента: 1269158

Опубликовано: 07.11.1986

Автор: Грошев

МПК: G06G 7/26

Метки: аналого-цифровых, воспроизведение, датчиков, измерительных, линеаризации, настройки, памяти, преобразователей, функций, функциональных, характеристик, элементами

...такое совпадениеоказывается достигнутым, с помощьюпеременного резистора 9 изменяют 5масштаб шкалы ФАЦП до получения отсчета по шкале преобразователя, совпадающего со значением Р первогоэталонного значения, что в рассматриваемом случае составляет 83 единицы шкалы,В дальнейшем измеряют последовательно оставшиеся (и - 1) эталонныхзначений в порядке возрастания измеряемого параметра и при измерении 5каждого х-го значения регулируютпотенциометр блока 7 элементов аналоговой памяти с -м номером такимобразом, чтобы получить по шкалеФАЦП отсчеты, совпадающие с измеряемым параметром каждого эталонногозначения (т.е, 140; 200 330; 410480; 570; 640; 737 и 817),В результате выполнения такойсовокупности операций ФАЦП оказывается настроенным на...

Номер патента: 1270799

Опубликовано: 15.11.1986

Авторы: Безручко, Мироненко, Фаткулин, Цепляев

МПК: G11C 11/14, G11C 29/00

Метки: блоков, памяти

...информация,Кнопочным переключателем 15 запускается задающий генератор 16 и синхросигналы с дешифратора 21 поступают на счетчик 18, который производитперебор адресов ЗУ 27.Первоначально информация, содержащая сведения о дефектах контролируемого блока, из ЗУ 27 переписывается в регистр 26, откуда она пересылается в запоминающий блок 9. Еслитакая информация отсутствует, то вЗУ 27 заносится предварительно нуле-вая информация, которая затем через3 12707регистр 26 переписывается в заломи.;ающий блок 9, Эта перепись производ. тся следующим образом, 3 регистрс25 на выходе 5 ч устанавливается сиг нал, разрешающий работать элементамИ 29, 31. Сигналы с дешифратора 21поступают на счетчик 7, который перебирает адреса блока 9, а сигналы,проходящие...

Номер патента: 1273996

Опубликовано: 30.11.1986

Авторы: Заболотный, Косоусов, Максимов, Петричкович, Филатов

МПК: G11C 7/00

Метки: блоков, импульсов, памяти, считывания, формирователь

...Е , транзистор первого 4 усилительного элемента не препятствует установлению низкого уровня в точке А транзистором третьего 3 элементапредзаряда, открытым высоким потенциалом на его затворе. При этом закрывающийся транзистор второго 2 элемента пред- заряда не препятствует Формированию высокого потенциала, равного напряжению Е, на входе инвертора 6, осу.ществляемому открытым транзистором первого 1 элемента предзаряда. Инвертор 6 Формирует низкий уровень на затворе транзистора второго усилительного элемента, переводя его в открытое состояние. Окончание переходных процессов в узлах схемы характеризуется отсутствием каналов сквоэнога тока - рассеиваемая мощность при этом определяется только токами утечки р-п переходов.В режиме формирования...

Номер патента: 1274000

Опубликовано: 30.11.1986

Авторы: Авакьянц, Саркисян

МПК: G11C 11/40

Метки: памяти, элемент

...10. Величины сопротивлений 5 О 5 20 25 30 35 40 45 50 55 резисторов 10 и 11 должны быть менее, чем сопротивления закрытых транзисторов 1,2 и 5. Потребляемая мощность элемента памяти в режиме хранения 1Е К , где Е - величина папоряжения питания, К, - величина сопротивления резистора К 10 или диода Иоттки 10. При записи логической единицы одновременно подаются отрицательный потенциал на адресную шину 7 и положительный потенциал на разрядную шину 8. В этом случае транзистор 5 открывается и положительный потенциал разрядной шины подается на сток транзистораи на затвор транзистора 2, который закрывается. Одновременно с транзистором 5 открывается и транзистор 3. Чтобы обеспечить запирание транзистора 2 необходимо еще обеспечить, чтобы...

Номер патента: 1274001

Опубликовано: 30.11.1986

Авторы: Берг, Габсалямов, Лашевский, Тенк, Шейдин

МПК: G11C 11/40

Метки: внутренней, памяти, регенерацией, ячейка

...сигнал, открывающий транзистор 1. При хранении информации единичного уровня на конденсаторе 4 транзистор 3 открыт и высокое напряжение импульса на шине 5 открьвает транзистор 2. При хранении информации нулевого уровня на конденсаторе 4 транзистор 3 закрыт и не допускает открывания транзистора 2. Шина б через открытые транзисторы 1 и 2 подсоединяется ко входу 7. В режиме записи сигнал по адресному входу 8 открывает транзистор 1, Конденсатор 4 заряжаетсячерез входячейки памяти и открывает транзистор 1, Низкое импульсное напряжение на шине 5 закрывает транзистор 2. В следующем такте на вход 7 поступает зйписьваемая информация, которая при записи информации нулевого уровня разряжает конденсатор 4.В следующем такте закрьвается транзистор...

Номер патента: 1274007

Опубликовано: 30.11.1986

Авторы: Андреев, Иванов, Романов

МПК: G11C 29/00

Метки: адресных, боков, памяти, цепей

...Если все и разрядов кода адреса обращения имеют состояние логической "1", то со всех выходов и элементов И второй группы 7 сигналы логической 1 через и элементов ИЛИ второй группы 11 пройдут на и информационных входов 43 второго блока 13 оперативной памяти и запишутся во все и его разрядов по первому или второму адресу соответственно для отказов и для отсутствия отказов) в область памяти, задаваемую кодом на входах 34 второй группы, соответствующую проверяемой адресной цепи контролируемого блока 18 памяти. На информационные входы первого 12 блока оперативной памяти сигналы логической "1" не поступят и в нем сохранится исходная нулевая информация. Аналогич- . но, если все и разрядов кода адреса обращения имеют состояние логического "0",...

Номер патента: 1275516

Опубликовано: 07.12.1986

Авторы: Забродин, Пахомов, Сляднев

МПК: G09B 9/00

Метки: оператора, памяти, тренировки

...запоминает предъявленный стимул.При опускании кнопки одновибратора 18 он возвращается в исходное состояние. Задний фронт сформированного при этом импульса воздействует на тактовый вход регистра 3. Состояние ,триггера 26 записывается в первый разряд регистра 3. В соответствии с предъявленным стимулом оператор нажимает кнопку одновибратора 17 или 19. Введенный стимул поступает на вход блока 13, где он сравнивается со стимулом, записанным в первом разряде регистра 3. Вслучае совпадения стимулов на первомвыходе блока 13 формируется импульс,который воздействует на индикатор 21,Загорание последнего свидетельствуето правильности выполненного действия. 5Кроме того, импульс поступает на первый вход счетчика 5, увеличивая наединицу записанное в...

Номер патента: 1275536

Опубликовано: 07.12.1986

Авторы: Бойко, Колумбет, Коцегуб, Помазан, Скомров

МПК: G11C 11/14

Метки: буферным, доменной, накопителем, памяти

...памяти в буферный накопитель, Выполняется это в следующей последовательности, С блока 3 постоянной памяти считывается первый 50 код интервала, три разряда (28, 29 и 30) которого записываются в счетчике 4 временных интервалов, а четвертый разряд (31), где хранится признак интервала, запоминается на триггере 36 блока записи-считывания, Первый Кьд интервала равен шести, признак кода интервала равен едини 536 4це, Поступающие на регистр 5 сдвига(фиг, 1) импульсы СдВ (21) обеспечивают поразрядную выдачу слова на шину 13 и запись этого слова через элемент ИЛИ 7 и шину 14 в буферный накопитель. Каждый разряд слова, который появляется на шине 13 через элементы ИЛИ 7 гоступает параллельно навсе входы буферного накопителя, нозаписывается код...

Номер патента: 1275537

Опубликовано: 07.12.1986

Авторы: Липанов, Рогов, Статейнов, Фадеев

МПК: G11C 11/14, G11C 29/00

Метки: встроенного, доменной, памяти, функционального

...комбинации соединены с входами дешифратора 29, выход которого является выходом блока 12 контроля адреса.Предлагаемое устройство работает следующим образом.В содержимое доменной памяти однократно вводятся две тестовые страницы информации, которым присвоен адрес в младшем разряде, равный нулю и единице соответственно, одна страница содержит в своем составе исправляемую ошибку; а другая - не- исправляемую, причем адрес ошибок вводится в виде кода в содержимое этих страниц, служебная информация хранится в содержимом доменной памяти на протяжении всего времени ееэксплуатации, Функциональный самоконтроль производится после каждого включения источников электропитания всоответствии с временной диаграммой(фиг, 2),Сигнал "Установка исходного...