Патенты с меткой «памяти»

Номер патента: 1001181

Опубликовано: 28.02.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...16 контролируемой оперативной памяти,Устройство работает следующим об-разом.Блок 1 совместно с блоком 16, регистром 2 числа, счетчиком 3 адресовобеспечивает получение прямого и инверсного теста "Дождь".Переполнение счетчика. 3 адресов 4 Оозначает прохождение одного малогоцикла. Импульсы переполнения счетчика3 адресов подсчитываются счетчиком 4циклов, Переполнение счетчика 4 циклов означает прохождение одного боль шого цикла. Импульсы переполнениясчетчика 4 циклов подсчитываются счетчиком б. На время последнего малогоцикла в каждом большом цикле дешифратор 5 циклов дает разрешающий сиг Онал на элемент И 14, на который черезкоммутатор 10 и коммутатор 13 в случае прохождения прямого теста "Дождь",поступают считанные из выбранногоразряда...

Номер патента: 1001182

Опубликовано: 28.02.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...устройства коммутаторы 12 подключают к входу регистра 3 выходы элементов И 21 либо выходы элементов ИЛИ 22 в зависимости от управляющего импульса на входах 18, поступающего с выхода счетчика 9. В исходном состоянии все элементы устройства. обнулены ( цепи обнуления не показаныи сигнал "0" на входах 18 коммутаторов 12 подключает к входу регистра 3 выходы элементов И 21. Блок 1 вырабатывает тактовую последовательность импульсов на выходе 15. В первом подцикле счетчики 5 и 10 работают синхронно от одних и тех же тактовых импульсов блока 1. При этом на входах сумматора 11 коды - одинаковые, а на его выходе - низкий уровень. По окончании подцикла формирователем 7 выделяется задний Фронт импульса с выхода триггера б и на элементе И 8...

Номер патента: 1001183

Опубликовано: 28.02.1983

Авторы: Бабаев, Бакакин, Митрофанов, Толчинский

МПК: G11C 29/00

Метки: блоков, памяти, параметров

...5) элемент ИЛИ 63 и элементы ИЛИ 64 - 66.Блок задания эталонных напряжений содержит ( фиг. 6) коммутатор 67 и стабилизаторы 68 - 70 напряжения.Формирователь эталонных кодов содержит фиг. 7) элементы ИЛИ 71 - 73 и элементы И 74 - 82, выполняющие Функции шифратора, количество которых определяется разрядностью числа и количеством кодов, необходимых для работы устройства.На фиг. 7 обозначены входы 83 питания формирователя.Устройство работает следующим образом.Последовательность видов измерения параметров задается счетчиком 6 (Фиг, 1). Переход к следующему виду измерения производится изменением его состояния вследствие прибавле ния единицы, поступающей с формирователя 7 на вход счетчика б, или путем ввода параллельного кода на вход блока...

Номер патента: 1003087

Опубликовано: 07.03.1983

Авторы: Бруевич, Воробьев, Куликов

МПК: G06F 13/18, G06F 9/50

Метки: динамической, многоканальное, памяти, приоритетное

...логическая единица. На этом обслуживание поступивших внешних обращений заканчивается, причем триггеры ответов 2 и 3 возвращаются в исходное 15 состояние после снятия соответствую" щих запросов со входов 35 и 36.Рассмотрим теперь работу устройства, начиная с исходного состояния описанного выше Период следования импульсов с генератора 26 определяется типом запоминающих микросхем динамической памятии когда на,его выходе появляется логический ноль, то подтвертдается логическая единица на выходах элементов И-НЕ 24 и 25, и, следовательно, на выходе элемента И 30. В то же время состояние выхода элемента НЕ 29 изменится с низкого уровня на высокий, а спустя некоторое время высокий уровень появится на выходе элемента задержки 31, который...

Номер патента: 1003089

Опубликовано: 07.03.1983

Авторы: Белалов, Забуранный, Рудаков, Саламатов, Селигей

МПК: G06F 11/16

Метки: памяти, проверки, узлов

...адресу производится запись измененной, по сравнению с предыдущей, информации. Особенностью выпол нения операции записи при взведенном бите блокировки формирования контрольных разрядов является то, что в блок 6 памяти записываются контрольные разряды с выхода регистра 7 выходной информации,.а не то, которые Формируются блоком 4 формирования контрольных разрядов. Это достигаетсй путем переключения входов входного коммутатора 5. Таким образом, в результате выполнения операции записи при взведенном бите блокировки формирования контрольных разрядов в блок 6 памяти в полуцикле записи за- пишется новая информация и регенерируются прежние контрольные разря ды, выбранные из блока 6 памяти вполуцикле чтения. При последующем после записи чтении...

Номер патента: 1003150

Опубликовано: 07.03.1983

Автор: Власов

МПК: G11C 29/00

Метки: оперативной, памяти

...образом.Работа устройства начинается с 25 начальных установок. В блоке 1 спомощью переключателя 15 и триггера17 устанавливается начальный режимпроверки ОЗУ (запись или считывание)а с помощью переключателя 14 и тригзо гера 16 устанавливается режим переадресации последовательный прямойили реверсивный "галоп", обращениек одной или произвольной паре ячеек,На счетчике адреса 7 формиируетсянацальный адрес провеРяемой ячейкипамяти, который поступает на входФормирователя 9. В формирователе 2формируется код числа для записи вОЗУ, В этот начальный момент работыустройства сигналы с генератора 10импульсов не проходят через элементИ 11 на элемент 12 задержки, таккак триггер 13 находится в нулевомсостоянии. После начальных установок 45триггер 13...

Номер патента: 1005052

Опубликовано: 15.03.1983

Авторы: Ещуков, Серов

МПК: G06F 9/36

Метки: адресации, доступа, канала, памяти, прямого

...в начале цикла равны нулю, а в конце цикла работы - 111111. В этом режиме после всех начальных эасылок содержимое регистра начала массива передается в счетчик 9, а затем в регистр 1.Так формируется первый адрес (содержимое регистра 1 и нулевое содержимое регистра 2). Затем блок 5 управления прибавляет единицу в счетчик 10 и передает его содержимое в регистр 2. В этом режиме дешифратор б переполнения и триггер 7 не работают. В конце каждой новой выдачи адреса блок 5 управления проверяет совпадение сигналов со.схемы 8 сравнения кодов и счетчика 10. В случае их совпадения блок 5 управления заканчивает выдачу адресов. Схема 8 сравнения кодов выдает сигнал в случае равенства содержимого счетчика 9 и содержимого реги3 1005052стрст а...

Номер патента: 1005183

Опубликовано: 15.03.1983

Авторы: Бородин, Иванов, Цурпал

МПК: G11C 17/08

Метки: микросхем, памяти, программирования

...определения того,: запрограммирована микросхема памяти или нет;б) определения свободных адресов, если микросхема памяти запрограммирована частично, 1005183.35 В соответствии с кодом, занесенным в регистр 1 числа, подготавливаются к включению соответствующие формирователи блока формироватедей 32.По управляющим сигналам, поступаю О щим с блока управления 8, происходитперезапись кодов из буферных регистров 2, 3, 4 в первый 29, второй 30и третий 31 промежуточные регистры, свыходов которых они поступают соот ветственно на входы первого 26,второго 27 и третьего 28 цифроанало- е говых преобразователей. Выходныенапряжения первого 26 и второго 27цифроаналоговых преобразователейчерез первый 5 и второй 6 усилителимощности поступают. на...

Номер патента: 1005189

Опубликовано: 15.03.1983

Авторы: Бикмухаметов, Тахаутдинова, Трусфус

МПК: G11C 15/00

Метки: ассоциативной, информации, памяти, считывания

...ко входам элементовИЛИ одноименной группы, выходы элементов ИЛИ каждой группы соединены совходами одноименных шифРатоРов, выходы которых являются адресными выходами устройства.На чертеже изображена функциональная схема устройства для считывания инФормации из ассоциативной памяти.Устройство содержит группы логических, блоков 1, каждый из которыхсостоит из элементов И 2, элементаИЛИ 3 и элемента НЕ 4, группы элементов ИЛИ 5 и шифраторы б,Устройствс работает следующим образом,После опроса ассоциативной памятисигналы с выходов индикаторов совпадения (на чертеже не показаны) параФазным кодом поступают на входы устройства для считывания информации изассоциативной памяти. Каждый из блоков 1 первой группы определяеткрайнюю "единицу" в группе...

Номер патента: 1007690

Опубликовано: 30.03.1983

Авторы: Попов, Янковский

МПК: A63F 9/18

Метки: зрительной, игра, настольная, памяти, тренировки

...26, взаимодействующий в зависимости от выполняемой тренировки или с торцом неподвижной втулки 19 или толкателя 27 реле 17 времени,На обоих экранах есть отверстия 28, соответствующие числу и расположению карточек, размещаемых в центральных окнах корпуса. Отверстия выполнены так, чтобы нажатие выталкивателя 29 приходилось на нижние кромки основных карточек 14, которые укладываются на резиновые пластины 30, укрепленные снизу к крышке 12.По краям этой крышки выполнены углубления 31 для установки сменных карточек 15, несущих изображения цифр и букв и устанавливаемых во время игры в хаотическом порядке.Игра снабжена звуковоспроизводящим устройством 32, например ЭМИ с клавишами 33, несущими цифровые и буквенные изображения нот.Игра снабжена...

Номер патента: 1008746

Опубликовано: 30.03.1983

Авторы: Гребнева, Иванов, Кардаш

МПК: G06F 11/16

Метки: информации, памяти, перезагружаемой, переписи, процессора, управляющей

...проверкисоединен с вторым входом первоготриггера,5. Устройство по и, 1, о т л и.ч а ю щ е е с я тем, что Ьлок повторного считывания содержит триггерповтора и триггер останова, счетчик повторений, элемент И, первыйи второй элементы ИЛИ, элемент НЕ,причем выходы триггера останова иэлемента И являются соответственнопервым и вторым выходами блока,первый, второй, третий и четвертыйвходы блока соединены соответственносо сбросовым входом триггера повтора, первым входом первого элементаИЛИ, вторым входом первого элементаИЛИ и с первым входом второго элемента ИЛИ, выход которого соединенс установочным входом триггера останова, сЬросовый вход которого соединен с пятым входом Ьлока и сЬросовымвходом счетчика повторений, выходкоторого соединен с...

Номер патента: 1010652

Опубликовано: 07.04.1983

Авторы: Васильев, Соболев

МПК: G11C 11/00

Метки: блокировкой, запоминающее, неисправных, памяти, элементов

...счетчики коммутатор, первый вход которогоподключен к выходу счетчика и входудополнительного накопителя, второйвход - к Рыходу дополнительного регистра, а выход - к одному из входов блока управления, вход дополнительного регистра соединен с выходомнакопителя, информационный вход которого подключен к выходу формирова теля кодов, входы которого .соединены со входом устройства и одним из выходов блока управления, другие выходы блока управления подключены к управляющему входу дополнительного 45 регистра и выходу счетчика 2 ).Недостатком устройства является низкая надежность, так как оно не позволяет определить неисправность встроенных схем управления запоминающих матриц, дешифраторов строк и столбцов, усилителей записи и считывания и...

Номер патента: 1010660

Опубликовано: 07.04.1983

Авторы: Закиров, Латыпов, Матвеев, Низипов, Чирухин

МПК: G11C 29/00

Метки: оперативной, памяти

...генератор 11 сигналов, счетчик 12,формирующий номер проверяемого ЗУ,триггер 13, второй мультиплексор 14,предназначенный для мультиплексирования выходов контролируемых ЗУ, ипереключатели 15.Устройство работает следующимобразом,В цикле записи формирователи 1и 2 и блок 3 управления в соответствиис алгоритмами выполнения проверочныхтестов ( "бег", "шахматный", "галоП"и т.д.) вырабатывают соответственноадреса памяти, по которым записываются тестовые слова, сигналы управления и сами тестовые слова для записи в проверяемую оперативную память ЗУ. Коды адресов, сигналы управления и коды тестовых слов черезусилители 7-9 поступают соответственно на входы адреса, управления и записи всех проверяемых ЗУ, в которыеодновременно и в соответствии...

Номер патента: 1012346

Опубликовано: 15.04.1983

Авторы: Бруевич, Воробьев, Куликов

МПК: G11C 21/00

Метки: динамической, информации, памяти, регенерации

...адреса, выход которого подключен к первому информационному входу коммутатора, управляющий вход коммутатора подключен ко вто3 10 Ырому въкоду блока управления, второйинформационный вход и выход коммутатора являются соответственно вторым входом устройства и выходом устройства,введены триггер, второй элемент ИЛИ,элемент ИЛИ-НЕ, элемент И-НЕ. элемент НЕ и счетчик, выходы которогоподключены ко входам дешифратора и "ко входам элемента ИЛИ-НЕ, выход элемента ИЛИ-НЕ подключен к первому 16Ьходу второго япемента ИЛИ, выход которого подключен к первому входу счетчика, второй вход счетчика подключен квыходу элемента И-НЕ, третий вход счетчика является третим входом .устройства 35и подключен к сбросовому входу тригге-ра, тактовый вход которого...

Номер патента: 1014033

Опубликовано: 23.04.1983

Авторы: Ганитулин, Горшков, Романкив

МПК: G11C 11/00

Метки: блокировкой, запоминающее, неисправных, оперативное, памяти, ячеек

...группы поцключеиы соответствев- . дам сумматоров по мбдулю два вто ойду первого Формирователя группы, выход каждого из которых соеро сигналов и входу второго Формирова динен с первыми входами соответствуютеля сигналов, выход .которого сое- щих элементов И шестой:группы, вы, И вто одинен с вторыми входами элементов ход каждой из сумматоров по ждулю,второй группы, выходи .которых и два третьей группы подключен к второ- вторые. входы элементов И четвертой му входу соответствующего элемента группы являются соответственно 60 И шестой группы, выходы элементов информационными выходами и входами . И шестой группы. соединены с вторыми устройства, введены блоки свертки, входами сумматоров по модулю два . блок контроля и коррекции, коммута-...

Номер патента: 1014041

Опубликовано: 23.04.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...И 8, втОрой счетчик 9, предназначенный для счета подциклов третий счетчик 10, имеющий разряд. ность п+1) и предназначенный для формирования теста типа "Адресный кодф, сумматор 11 по модулю два, основание 12 и дополнительные 13 коммутаторы.На фиг. 1 обозначены второй 14 и третий 15 выходы блока управления, выход 16 элемента И, четвертый 17 и пятый 18 выходы блока управления.Устройство содержит также дешифратор 19 строк, дешифратор 20 столбцов, группу элементов И 21, элемент ИЛИ 22 и элемент НЕ 23, предназначенные для Формирования теста, типа "Бегущая диагональ".На фиг. 1 показан также контроли. руемый блок 24 оперативной памяти.На Фиг. 2 обозначены запоминающие ячейки 25-40 с первой по шестнадцатую в матрице размером шестнад. цать бит...

Номер патента: 1015386

Опубликовано: 30.04.1983

Авторы: Белалов, Рудаков, Саламатов, Чалчинский

МПК: G06F 11/30, G11C 29/00

Метки: памяти, проверки, схем

...выходу регистра контрольной информации, информационный выход которого связан с второй группой информационных входов коммутатора, перваягруппа информационных входов регистра контрольной информации соединена с группой информационных выходов узла формирования синдромов, вторая группа информационных входов регистра контрольной информации связана с первой группой информационных входов устройства, подключенных к соответ" ствующим входам входного регистра, вторая группа информационных входов устройства подключена к соответствующим входам. управляющего регистра.На фиг. 1 представлена структурная схема устройства для проверки схем контроля памяти; на фиг. 2- функциональная схема деаифратора кода операций; на фиг. 3 - функциональная схема...

Номер патента: 1018119

Опубликовано: 15.05.1983

Авторы: Бабанин, Гвоздев, Горшков, Пеньков, Петров, Типикин, Токарь

МПК: G06F 11/08, H03M 13/51

Метки: внешней, защиты, ошибок, памяти

...И и блок 104 элементов И в обратнойсвязи открыты (фиг.б).Кодер Ииг. 6) осущуствляет деление полинома информационной части на образующий полинам за 13 тактов. В каждом такие по управляющему сигналу в регистры 93-96 каждого кодера заносятся значения, сформированные на их входах. Кодированиезавершается в 14-ом такте во время приема в сдвиговый регистр 10 первых 15-ти бит информационной части следующего обобщенного кодового слова. В это время блок 101 элементов И каждого кодера закрыт, и за четыре подтакта осуществляется продолжение деления информационного полинома на образующий полином, которое соответствует сдвигу информационного полинома на четыре разряда в сторону старших степеней полинома. В каждом подтакте по управляющему . сигналу...

Номер патента: 1018151

Опубликовано: 15.05.1983

Авторы: Маркарян, Чахоян

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...с входом блока управления и у является выходом устройства, выходыпервого и второго дешифраторовподключены соответственно к однимнз входов элементов ИЛИ, введенытретий и четвертый преобразователикодов, третий дешифратор и сумматоры,причем входы третьего преобразователя кодов соединены с другими выходамиформирователя контрольных сигналов,один из выходов которого являетсяуправляющим, выходы третьего преобразователя кодов подключены к одним извходов первого сумматора, другие вхо-ды которого соединены с выходами первого преобразователя кодов и однимииэ входов второго сумматора, другиевходы которого подключены к выходамвторого преобразователя кодов, а выходы - к одним из входов первогодешифратора и третьего сумматора,выходы которого...

Номер патента: 1019491

Опубликовано: 23.05.1983

Авторы: Байков, Крупский, Поздняков

МПК: G11C 8/02

Метки: блоков, выбора, информации, памяти

...адресным входом устройства, другие выводы первичных обмоток одноименных трансформаторов групп через соответствующие токозадающие элементы подключены к основной шине питания, введены управляющий ключ, элементысвязи и группы нелинейных элементов,причем одни из выводов нелинейных элементов каждой группы соединены с выводами первичных обмоток трансформаторов той же группы, а другие выводы - с шиной нулевого потенциала, выход управляющего ключасоединен с дополнительной шиной питания, одиниз входов является управляющим, а другой вход соединенс одними иэ выводов элементов связи, другие выводы которых подключены к другим выводам первичных обмоток одноименных трансформаторовсоответствующих групп.На чертеже изображена структурная схема...

Номер патента: 1019494

Опубликовано: 23.05.1983

Авторы: Борисов, Двоеглазов, Корбашов, Работин, Рыжков, Рязанский

МПК: G11C 11/00

Метки: запоминающее, защитой, памяти

...устройства, выходами которого являются выход элемента НЕ и выходы накопителя, введены группа эле ментов И и элемент И, один из входов которого является управляющим входом устройства, а другой вход подключен к выходам элементов И группы, входы которых соединены с другими выходами регистра адреса, выход элемента И подключен к управляющему входу регистра числа, входы которого .соединены с выходами накопителя.На фиг,1 изображена функциональная схема предложенного устройства, на фиг.2 - то же, наиболее предпочтительного варианта выполнения блока управления.Устройство содержит ( фиг. 1) регистр 1 адреса, имеющий Р разрядов где Р - число разрядов кода адреса, группу элементов И 2 с и входами (где иР - целое число), дешифратор 3 адреса с К...

Номер патента: 1020862

Опубликовано: 30.05.1983

Авторы: Иванов, Косов, Милованов, Мхатришвили, Савельев, Фокин

МПК: G11C 11/14

Метки: блоков, доменной, памяти

...к кодовой шине "Установка "0",вторые входы - к седьмому, восьмому,девятому и десятому выходам счетчикатактов, а выходы - к третьим входамтриггеров генерации, ввода, вывода,аннигиляции-репликации, первый входпервого элемента И соединен с входомгенератора одиночного такта и вторымвыходом делителя частоты, второйвход - с первым выходом генератораодиночного такта, а выход - с первымвходом первого элемента ИЛИ, второйвход которого связан с вторым выходомгенератора одиночного такта, а выход - с входом счетчика тактов и вторым входом блока сравнения страниц, первый вход второго элемента И подключен к первому выходу генератора одиночной страницы, второй вход - к входу генератора одиночной страницы и шестому выходу счетчика тактав, а выход - к...

Номер патента: 1020863

Опубликовано: 30.05.1983

Авторы: Иванов, Косов, Милованов, Мхатришвили, Савельев, Фокин

МПК: G11C 11/14

Метки: доменной, памяти

...числа, подключенный к кодовым шинам числа и "Установка "0", первый, второй и третий триггеры 6-8, счетчик 9 адреса, блок сравнения 10, первый 11, второй 12, третий 13, четвертый 14 и пятый 15 элементы И, а также первый 16 и второй 17 элементы ИЛИ,Устройство управления для доменной памяти работает в двух режимах: запи-. си и считывания информации, причем считывание может быть без разрушения хранимой информации - считывание срепликацией, и считывание с раэрушением информации - считывание с аннигиляцией. При записи информации в накопитель 3 на ЦМД генератор 1 тактовых импульсов выдает сигналы,. запускающие вращающееся магнитное поле в накопителе 3 и опрашивающие. блок 2полупостоянной памяти. Перед началомработы первый, второй и третий...

Номер патента: 1020865

Опубликовано: 30.05.1983

Авторы: Варнес, Култыгин

МПК: G11C 29/00

Метки: памяти

...управления,а выходы - к одним из входов третьего регистра и второй схемы сравнения,выходы которой соединены с входамичетвертого регистра, входы второго,третьего и четвертого элементов ИЛЙподключены соответственно к выходамтретьего регистра, к выходам четвертого регистра и к выходам второгодешифратора, а выходы - к входампятого элемента ИЛИ, выход которогосоединен с входом блока управления,шестой и седьмой выходы которогоподключены соответственно к управляющим входам третьего и четвертогорегистров, другой вхОд второй схемысравнения соединен с третьим выходо:формирователя контрольных сигналов,выходы формирователя сигналов четкоти, первого элемента ИЛИ, нулевойвыход пятого дешифратора, выходытретьего и четвертого регистров являются...

Номер патента: 1022216

Опубликовано: 07.06.1983

Авторы: Иванов, Косарихин, Косов, Монахов, Савельев

МПК: G11C 11/14

Метки: доменной, памяти

...выходпервого элемента И - к входу первого счетчика, первый выход которогосвязан с вторым входом второго элемента И, выход которого подключен квходу второго счетчика, первый выход которого соединен с первым входом,третьего элемента И, второй выходс первым входом четвертого элементаИ, третий выход - с вторым входомтретьего элемента И и первым входом пятого элемента И, четвертый выход - с вторым входом четвертогоэлемента И и первым входом шестогоэлемента И, второй выход первогосчетчика подключен к третьему входукоммутатора, второму входу шестогоэлемента И, выход которого соединенс первым входом первого элементаИЛИ, и к первому входу седьмого элемента И, выход которого соединен стретьими входами третьего и четвертого элементов И, третий...

Номер патента: 1022222

Опубликовано: 07.06.1983

Авторы: Павлов, Рыжов

МПК: G11C 27/00

Метки: памяти, ячейка

...к длине ИДП-транзистора. Поэтому, если ток покоя ячейки составляет 100 мкА, то для обеспечения динамического диапазона 345 0 15,четвертого ИДП-транзистора являетсятретьим выходом ячейки памяти; исток шестого ИДП-транзистора соединен с истоками второго и третьего ИДП-транзисторов, затвор шестого МДП-транзистора соединен с третьей шиной напряО дБ напряжение питания должно составлять не менее 12 В, откуда следует, что потребляемая мощность сос".тавляет 1,2 мВт, т.е, недопустимомного.Цель изобретения - повышение точности ячейки памяти и уменьшение потребляемой мощности.Поставленная цель достигаетсятем, что в ячейку памяти, содержащуюпреобразователь напряжение - ток,выполненный на первом МДП-транзисторе, сток которого соединен с шиной...

Номер патента: 1022225

Опубликовано: 07.06.1983

Авторы: Лебедева, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...од 2 А., где А - количество адресов. Он обеспечивает формирование кодов адресов. Формирователь 7 обеспечивает выделение по заднему фронту сигнала импульса длительностью водин период тактовых импульсов. Формирователь 15 импульса сброса обеспечивает формирование по заднему фронту сигнал короткого (сбросового) импульса. В качестве его может быть использован, например, элемент 134 ЖЛ 1, 60 Второй счетчик 13 предназначен для подсчета подцикла. Третий счетчик 14 обеспечивает формирование теста типа "Адресный код". Его разрядность равна (и+1) . 65 Блок 20 анализа адресного кода со.держит по числу тетрад .кода первогосчетчика 5 дешифраторы 34, элементыИЛИ 35,полусумматоры 36. Если разрядность кода первого счетчика содержитне целое...

Номер патента: 1023397

Опубликовано: 15.06.1983

Авторы: Алексеев, Жучков, Косов, Рогинский, Савельев

МПК: G11C 29/00

Метки: памяти

...для контроля памятй, содержащее формирователи адресных и разрядных токов, коммутатор,нагруэочные элементы, дискриминатор, ,щблок индикации, первый элЕмент И,первый триггер и формирователь управляющих сигналов, причем первыйвход коммутатора подключен к выходам формирователей адресных и разрядных токов, входы которых, второй.вход коммутатора и первые входы первого триггера и первого элемента Иявляются одними из входов устройства, а первый выход коммутатора .в выход блока индикации являются выхода- фми устройства, третий вход в второйи третий выходы коммутатора подключены соответственно к одному из выходов нагрузочных элементов, к первому входу дискриминатора в к первому входу блока индикации, выход дисуправляющих сигналов, входы...

Номер патента: 1023398

Опубликовано: 15.06.1983

Авторы: Ананич, Бабаев, Бакакин, Исаев, Коц

МПК: G11C 29/00

Метки: блоков, памяти

...формирователя сигналов подключен к выходу блока задания режимов , контроля, первомучвходу шиФратоРа, 45второму входу накопителя и первомувходу четвертого формирователя сигналов, первый выход и-второй вход которого соединены соответственно с третьим входом накопителя, вторыми вхо Одами блока местного управления и шифратора и,со вторым выходом блока местного управления, третий вход кото-.рого подключен к выходу третьего Фор-,мирователя сигналов, второму входудешифратора адреса, второму входусчетчика, третьему входу первого ре,гистра, третьему входу переключателя 1 и первому входу второго коммутатора,второй вход и выход которого соеди"вены соответственно с выходом первого 60коммутатора и со вторым входом датчика напряжений, третий вход...

Номер патента: 1023399

Опубликовано: 15.06.1983

Авторы: Гласко, Култыгин, Шепаева

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...третий входы дешифратора подключены к выходам блоков контроля, второй выход подключен к одному из входов логического блока, другой вход которого соединен с одним из выходов блока управления, а выход - с третьим входом блока управления.Логический .блок содержит последовательно соединенные дополнительный элемент НЕ, триггер и элемент И, выход которого является выходом блокад одним иэ входов которого является один из входов элемента и, а другим входом, блока являются объединенные вход дополнительного элемента НЕ и один из входов триггераНа Фиг. 1 изображена структурная схема устройства для коррекции адресных сигналов в памяти последовательного действия, на фиг. 2 - 4 структурные схемы соответственно первого блока контроля совместно со...