Патенты с меткой «многоблочной»

Номер патента: 951315

Опубликовано: 15.08.1982

Авторы: Губанов, Крыкин, Лунев, Савельев, Турышев

МПК: G06F 13/06

Метки: многоблочной, памятью, процессора, сопряжения

...такие комбинации банкон б памяти, в которых изи одноименных банков, относящихсяк разньм блокам памяти, подключентолЬко один. После прохождения помагистрали сигнала установки в нульрегистр 3 номера массива устанавли"вается в нулевое состояние, При этомпо первым выходным шинам каждого издешифраторов 4 поступают упранляющие сигналы, которые разрешают работу с магистралью только банкампервого блока памяти. Смена подключенной к магистрали комбинации банков б памяти производится путем изменения кода на выходах регистра 3номера массива. Запись кода в регистр 3 номера массива производится50 55 60 65 раль, При поступлении на вход ДШУС сигнала СИД 2 дешифратор формирует синхрониэирующий импульс записи СИЗп, по которому в регистре 3 номера...

Номер патента: 1236493

Опубликовано: 07.06.1986

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...3 адреса, Мпадшие разрядь 1 адреса поступают по шинам 16на дешифратор 3. После этого процессор выдает сигнал СИА на линию 25,па которому дешифратор 3 дешифрируетадрес, установленный на шинах 16 и 18и после приема управляющих сигналовЗП или ЧТ соответственно с линий 23и 24 выдает единичный сигнал на один 1 Оиз выходов 21 или 22; Если на дешифратор 3 поступил сигнал ЧТ, то с выхода 21 единичный сигнал поступаетна разрешающий вход узла 5, разрешаяпрохождение информации, записанной 5на регистре 4, на шину 12 (данныхпроцессора) . Если на дешифратор 3поступил от процессора сигнал ЗП, тодешифратор 3 выдает с выхода 22 единичный сигнал на разрешающий вход 20узла 6. После этого процессор устанавливает необходимый номер банкапамяти на шину...

Номер патента: 1280645

Опубликовано: 30.12.1986

Авторы: Авраменко, Арискин

МПК: G06F 13/16

Метки: вводно-выводными, многоблочной, памяти, процессором, сопряжения, устройствами

...устройства, 55В операциях "Чтение" запрос ЗП-И выводного устройства 15 через элемент ИЛИ 23 и узел 26 КПП поступает 45 4в магистраль 13 в качестве сигнала синхронизации СхЗ 2, В ответ,на шине данных магистрали 13 появляется информация одновременно с сигналом СхИ 2. Данные на вывод поступают через узел 22, а сигнал СхИ 2 через узел 26 выдается в качестве строба СТР-И, который уведомляет выводное устройство 1.5 о том, что информация для него на шинах данных выставлена. Одновременно содержимое счетчика 18 увеличивается на 2, а содержимое счетчика 19 уменьшается на 1. Выводное устройство 15, разместив предназначенное для кего слово данных, может выставить запрос ЗП - И на выдачу очередного слова, Таким образом, обмен данными в операциях...

Номер патента: 1319039

Опубликовано: 23.06.1987

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...ячейки памяти и Формирует сигнал СИА. Старшие разряды адреса поступают на вход дешифратора 2 сегмента всех устройств 1сопряжения, подключенных к данному процессору. Сигнал СИА поступает на управляющий вход дешифратора 2 сегмента всех устройств 1 сопряжения.С приходом сигнала СИА дешифраторы 2 сегмента каждого устройства 1 сопряжения, подключенного к данному процессору, дешифрируют старшие разряды адреса, поступающие на их входы, Дешифратор 2 сегмента, которому соот О ветствует установленный адрес настарших разрядах адреса, выдает управляющий единичный сигнал на первый вход элемента И 10 и на нулевой вход триггера 11, Если на линии системной 15 шины 14 блокировки установлен нуль, т.е. данный блок памяти уже захвачендругим процессором,...

Номер патента: 1374231

Опубликовано: 15.02.1988

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 12/00, G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...памяти сверх адресного пространства процессора 2 в регистр 9 расширения адреса, в младшую и старшую часть, заносится одинаковый код расширения адреса. Для перехода в другой раздел памяти 3 программно изменяются коды в регистрах ввода 7 и вывода 8. Чтобы переписать информацию из одного раздела памяти 3 в другой, необходимо запи 31 2 сать в регистр 7 ввода код раздела памяти 3, из которого осуществляетсяввод данных. В регистр 8 вывода заносится код раздела памяти 3, в который осуществляется вывод информации. В старшую часть регистра 9 расширения адреса заносится код расширения адреса для раздела, из которого осуществляется ввод данных. В младшую часть регистра 9 расширения адреса заносится код расширения адресадля раздела, в который...

Номер патента: 1390613

Опубликовано: 23.04.1988

Автор: Шаровар

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...15 приемопередатчиков и совместно с сигналом ВД 4 формирует сиг-, нал с выхода третьего элемента И 10. Часть данных Д 16-Д , определяющих3адрес блока 4 памяти, через первый блок 15 приемопередатчиков поступает на второй вход коммутатора 5, а вторая группа данных Д;,-Д; - на вход дешифратора 13. Группа данных Д -Д определяет номер блока па-1мяти, которому разрешена работа. Если номер блока данных совпадает с заданным на дешифраторе 13, вырабатывается сигнал СиЗП, который поступает на информационный вход триггера 14. На синхровход триггера 14 поступает сигнал УПР, который формируется четвертым элементом И 11, сигналом с выхода третьего элемента И 10 и АЭ 1, На "выходе триггера 14 формируется сигнал СиЗП , который разрешает или...

Номер патента: 1432538

Опубликовано: 23.10.1988

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 12/00, G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...сигналов ЗП или ЧТ соответственно с линий 22 и 23 выдает единичный сигнал на один из выходов 49-56. Если на дешифратор 3 поступил сигнал ЧТ, то с выхода 49 единичный сигнал поступает на резрешающий вход узла 12, разрешая прохождение информации, записанной на регистре 4, на ши"ну 42 данных процессора. В режиме"Запись" процессор после сигнала СИАустанавливает необходимое значениестарших разрядов номера массива нашину 42 и вырабатывает сигнал ЗП, покоторому дешифратор 3 выдает с выхода 50 единичный сигнал на разрешающийвход узла 13, и информация с шины 42данных процессора записывается в регистр 4. Чтение и запись в регистры5-7 осуществляется аналогичным образом. После установки номеров массивов памяти на регистрах 4 и 5,...

Номер патента: 1557568

Опубликовано: 15.04.1990

Авторы: Бабкин, Федорин, Шитиков

МПК: G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...6 включен на прием сигналов с входов-выходов 21 устройства 1 иа выходы 12, второй канальный приемопередатчик 7 включен на передачу данных с информационных входов 27 на входы-выходы 25, а коммутатор 9 адреса включен на трансля"цию данных с выходов 12 первого канального приемопередатчика 6 на выходи 27, В начале цикла записи адресРД поступает на вход дешифратора 2адреса дешиф ируется им как адресРД и на выходе 28 появляется сигналзапуска одновибратора 10, по Фронтукоторого он запускается и сигналом сосвоего выхода 29 переключает коммутатор 9 адреса на трансляцию адресас выхода 26 счетчика 8 адреса на информационные входы второго канального7 приемопередатчика, через которыйадрес поступает в магистраль 34 многоблочной памяти, Далее адрес...

Номер патента: 1571599

Опубликовано: 15.06.1990

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...к линии 68 сигнала ошибки процессора. В момент включения устройства 1 регистры 4 номера массива и регистрыПроцессор подает на шину (33,36)адреса адрес необходимой ячейки памяти и вырабатывает сигнал СИА, Старшие разряды адреса, поступающего с 5шины 33 адреса, поступают на вход32 дешифратора 2 сегмента всех устройств 1 сопряжения, подключенныхк данному процессору. Сигнал СИА слинии 23 поступает на. вход 46 элемента И 10 всех устройств 1 того жепроцессора. Единичный уровень на входе 66 элемента И 10 разрешает .прохождение сигнала СИА ца управляющий47 вход дешцфратора 2 сегмента, таккак в исходном состоянии триггер 7захвата приоритета сброшен и сигнал СИП в нулевом состоянии (соответственно входы 63 и 28 элемента 91571595 номера сегмента...

Номер патента: 1674139

Опубликовано: 30.08.1991

Авторы: Ноянов, Черных, Шаханов

МПК: G06F 12/00, G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...суммируются с уставками А 1, АО и направляются ка адоесные входы выбранной йары блоков памяти. При каждом обращении иэ первого блока 11 на шину 8 данных выводится соотвстствуюшая информация и переписывается в О-й блок по адресу АОК, где К = 0,1,2 Б. Когда заданный массив будет первдан в О-й блок до конца, контроллер 2 снимает сигнал РА и передаст управление процессору 9:Пересылка инфгрмации из основнсгс блока 10 памяти В дополнительный блок 11,Р 25 30 ср Э с 40 4 г;50 Я 1:) например 11 - 1, и наоборот, осуществляется аналогичным образом, за искгючением следующего: в регистр 4 - 1 записывается код, равный разности чисел А 1 и АО, обозначающих.начальные адреса массивов памяти в блоках 11-1 и 10 соответственно, т,е, А 1 - О =. А 1 - АО;...

Номер патента: 1702383

Опубликовано: 30.12.1991

Автор: Аборин

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...сигнал разрешения работы соответствующему банку 7. Сигнал разрешения работы сохраняется до окончания цикла Обмена (эаписи и чтения) с банком 7 памяти и снимается после завершения цикла после снятия сигнала 14 синхронизации.Смена подключений к магистрали комбинации банков 7 памяти производится путем изменения кодов на выходах регистров 9 и регистра 2 номера массива, соответствующих включению требуемых банков 7 памяти. Запись кодов в указанные регистры производится программно с помощью от10 15 20 25 30 40 50 55 дельных команд пересылки. Контроль заданных номеров банкам 7 памяти осуществляется при чтении соответствующих регистров 9 через узлы управления 8. Контроль подключенной комбинации банков памяти осуществляется при чтении...