Патенты с меткой «памяти»

Номер патента: 744727

Опубликовано: 30.06.1980

Автор: Хаскин

МПК: G11C 15/00

Метки: блоков, неоднозначности, памяти, разрешением

...2 И потенциал соответствует логической единице, потенциалы на входах сумматоров 3 по модулю 2 также соответствуют логической елинице, вследствие "этогбна выхолах сумматоров 3 по модулю 2 потенциал соответствует логическому нулю и триггерызаперты по вхолу 6 лля прохожления тактовых сигналов. При поступлении кола вхолиой информации он записывается в триггеры 1 иустанавливается на их выходах 8. Так как выхол каждого элемента 2 И соелннен с левым входом соселнего элемента 2 И, то первый (считая слева) потенциал, соответствующий логическому нулю на выходе 8 триггера 1, установит потенциал логического нуля на выходе связанного с ним элемента 2 И и всех элементов 2 И, расположенных справа.Таким образом, код входной информации,записанный в...

Номер патента: 744734

Опубликовано: 30.06.1980

Авторы: Дорохова, Мамджян, Нисневич

МПК: G11C 29/00

Метки: оперативной, памяти

...требуемые амплитудные и временные распределения. Такими распределениями, например, для магнитных оперативных блоков памяти на ферритовых сердечниках и пластинах являются следующие распределения амплитуд на выходе линейного усилителя блока памяти: импульса "1" - Г"(Е), импульса помехи, предшествующего полезному сигналу (первый импульс "0") Го(Е); импульса помехи, следующего за г(олезным сигналом (второйимпульс "0") Г(Е), и следующие временные распределения фронтов импульсов на выходе амплитудного дискриминатора: передних и задних фронтов импульсов "1", соответственно Г (с) и Гз (с), заднего фронта первого импульса "0" - Гщ(с) и3 переднего фронта второго импульса О - Г .Рассмотрим более подробно получение указанных...

Номер патента: 744735

Опубликовано: 30.06.1980

Автор: Лябин

МПК: G11C 29/00

Метки: оперативной, памяти

...б. Первые входы элементов И 4 иФормирователей 9 соединены с выходомгенератора импульсов. Вторые входыэлементов И 4, 7 и 8, генератора би формирователей 9 подключенй ковходам устройства с четвертого подевятый. Третий вход схемы 1 соеди нейт с выходом одного из формирователей 9, авыход схемы 1 подключен к 40третьему входу генератора б.Работает устройство следующим образом, .ЭВМ 13 через интерфейс 12 устанавливает на счетчике 3 код начальногоадреса обращения к блоку 11, в самоминтерфейсе - код конечного адресаобращения к блоку 11, на входе элемента И 7 или элемента И 8 -" разрешающий уровень логической единицы, 5 рна входах программируемых одновибраторов 9 - коды задания задержки и ;цющтельности временного сигнала иразрешенная кода выборки...

Номер патента: 744736

Опубликовано: 30.06.1980

Авторы: Гартаницкий, Ломанов

МПК: G11C 29/00

Метки: оперативной, памяти

...проходят через элемент 26 И через элемент 30 ИЛИ .на разрешениеформирования импульсов стробированияблока управления ОП, через элемент6 И на установку в нулевое состояниерегистра 4 и на установку в единичное состояние триггера 24, выход которого подготавливает элемент 28 Идля прохождения на опрос блока сравнения 3. При поступлении импульсов сгенератора происходит считываниенулевых кодов из ячеек первой строкинакопителя й сравнение их с нулевымикодами регистра 4. При переполнениирегистра адреса координаты Х ОП импульсы с выхода элемента 26 И проходят через элемент 7 И на установкуединичного кода в регистре 4 и сравнение его с кодами, считывае.щя извторой строки накопителя.При последующем переполнении регистра адресакоординаты Х ОП...

Номер патента: 744737

Опубликовано: 30.06.1980

Авторы: Вариес, Гласко, Култыгин

МПК: G11C 29/00

Метки: памяти

...1 записив регистр б контрольных разрядов и осуществление останова блоком 1 цепей коррекции.ф В проверочном режиме при наличии в.блоке 8 управления информации об ошибках в рабочем режиме осуществляется локализация неиСправности накопителя 7. Приэтом определяется местоположение ошибки:либо ошибка в накопйтеле 7, либо в цепикоррекции, с точностью до неисправного бло.ка цепи коррекции и номера разряда, в котором произошла ошибка.В проверочном режиме блок 8 управления формирует сигналы, запрещающие обра 2 е щение к .накопителю 7, разрешает работугенератора 9 кодов ошибки и одновременнооткрывает регистр 6 контрольных разрядовдля записи туда информации с шифратора 1 записи. Код ошибки с генератора 9кодов ошибки подается на входы дешифратора 4 и...

Номер патента: 746715

Опубликовано: 05.07.1980

Авторы: Горун, Куценко, Скоморох

МПК: G11C 5/06

Метки: блоков, жгутов, информационных, памяти

...2 приводится во вращение так, что информационные провода 4 проходят через каналы 1 О узла 9 стабилизации положения информационных проводов в обратном направлении, а второй консольный стержень6 устанавливается напротив образовавдейся петли из информационных проводов 4, имеющей форму окна в виде равнобочной трапеции. Затем второй консольный стержень 16 заходит в окно перфорированной ленты 6, перемещаясь в направлении, перпендикулярном информационным проводам 4, и выгибает их в противоположную сторону, Катушки 3 при этом растормаживаются. Образовались петли из информа- . ционных проводов 4, расположенные в плоскостях, перпендикулярных плоскости подачи. По завершению формовки второй консольный стержень 16 выходит из зоны формовки и...

Номер патента: 746717

Опубликовано: 05.07.1980

Авторы: Гецевичюс, Кондратьев, Кошель, Кульвец, Федаравичюс

МПК: G11C 5/12

Метки: блоков, памяти, прошивки

...в устройство блока подсвета конца провода и кронштейна, причем блок подсвета конца провода закреплен на кронштейне и расположен над узлом для крепления блока памяти, а кронштейн соединен с йередвйжйой кареткой.На чертеже представлена схема . предложенного устройства.Устройство содержит узел для крепления блока памяти, выполненный в виде сто лика 1, передвижную каретку 2, двигатель3, шпиндель 4, трубку 5, раму 6, катушку 7 и привод 8, кронштейн 9, блок 10 подсвета конца провода.Устройство работает следующим образом.При включении питания шпиндель 4,соединенный с двигателем 3, начинает вращаться. При этом начинает вращаться и рама 6, в которой расположена катушка 7 с. Решетнн КорректоПодписиСССРйд. 4/5Проектная,проводом 8. При включении...

Номер патента: 746718

Опубликовано: 05.07.1980

Авторы: Гурьев, Метрик

МПК: G11C 15/00, G11C 7/00

Метки: блоков, информации, памяти, считывания

...опроса подается открывающий потенциал. Таким образом, происходит заряд соответствующих конденсаторов 11 и конденсаторов 14 в элементах 12 памяти,Затем вхолныеи зарядные 8 транзисторы закрываются, после чего на сток полевых транзисторов 13 подается импульс, который поступает на затворы выходных транзисторов 5, соединенных с открытыми транзисторами 13. Через открытые выход 26 23 36 33 6 43 Я ФЗ ные транзисторы 5 происходит разряд конденсаторов 11, кроме конденсатора, соединенного со словарной шиной 2, которой соответствует слово, имеющее наивысшиый приоритет среди составивших многозначный ответ.Таким образом, выделяется слово, подлежащее дальнейшей обработке. Если необходимо определить кол адреса этого слова, то на затворы зарядных...

Номер патента: 746719

Опубликовано: 05.07.1980

Авторы: Журавский, Самофалов, Селигей, Тростянецкий

МПК: G11C 7/00

Метки: блоков, информации, памяти, считывания

...и индуктивных запоминающих элементов 1, прошитых кодовыми проводами 2 по принципу прошито - не прошито. В качестве примера показана прошивка кодовым проводом 2 кода 01. Обмотки 3 считывания запоминающих элементовподключены к базам. транзисторов 4 усилителей считывания. Коллекторы транзисторов 4 соединены со входами 5 триггеров 6, стробируемые входы 7 которых подключены к шине 8, а ус.тановочные входы 9 подключены к шине 10, Единичные выходы 11 с триггеров 6 в каждом разряде соединены с эмиттерами тран. зисторов 4.Устройство работает следующим обра зом.По шине 10 на установочные входы 9 поступает сигнал 12, устанавливающий во всех п разрядах триггеры 6 в нулевое состояние, При этом на единичных выходах 11 триггеров 6 устанавливаются...

Номер патента: 746728

Опубликовано: 05.07.1980

Автор: Фет

МПК: G11C 15/00

Метки: блоков, запоминающий, матричных, модуль, памяти

...28, а выход элемента И 15 - со вторым входом элемента ИЛИ 21, выход которого подключен к выходу 29. Первый вход элемента ИЛИ 21 соединен с выходом элемента И 16, входы которого соединены соответственно со входом 25 и через элемент НЕ 11 - с шиной настройки 10. Выход элемента И 14 соединен со вторыми входами элементов ИЛИ 17 и 18. Первый вход элемента ИЛИ 17 соединен с выходом элемента И 12, входы которого подключены соответственно ко входу 22 и к шине запрета 8. Первый вход элемента ИЛИ 18 соединен с входом 23, а выход - с выходом 27. Выход элемента ИЛИ 17 подключен к выходу 26, Первые входы элемента памяти 1 подключены к шине записи 7, вторые - к выходу элемента ИЛИ 21, третьи - к шине запрета 8, а четвертые - соответственно к шине...

Номер патента: 746742

Опубликовано: 05.07.1980

Авторы: Обухович, Семавин

МПК: G11C 29/00

Метки: защиты, памяти

...перемешивание адресов. По идентификатору с приходом сигнала-запроса на считывание из регистров 3 производится считывание первого кода адреса, по которому эта программа была ранее записана. Этот код подается на генератор. С первого входа устройства в генератор подаются младшие разряды кода адреса. Старшие разряды кода адреса (на чертеже не показаны) определяют объем памяти (страница памяти, блок памяти и др,), в пределах которого необходимо производить перемешивание адресов. Имея объем памяти и начальный адрес, генератор по сигналу-запросу на считывание начинает перемешивание адресов. Перемешанная последовательность адресов считывания через элемент И 4, на один из входов которого подается сигнал-запрос на считывание,...

Номер патента: 748303

Опубликовано: 15.07.1980

Авторы: Маслов, Праслов, Самсонов, Черномашенцев

МПК: G01R 31/28

Метки: интегральных, памяти, схем, функцией, функционального

...БИСи занесение данных в регистр 17 дани по которому в режиме записи заноб 3 уществляется по поступсится информация в ячейкиленни первого тактового импульса спо связи выхода формирователя 7 свыхода синтезатора 5 частот на вхоустройст ОмРежимесчитывания информации иэ сигналов с ныходон синтезатора 5 частот и лотактоВой частоты и сиг а а гического блока б, поступающим надения Считывание Формирователемвходы формирователя 7 управляющих7 формируется импульс, стробируюшийсигналон и стробимпульсов, последнийприем информации н компаратор 1 фор рует импульс, который подаетсяданных из контактного.устройств с выхода формирователя 7 на контакт -и сравнения этой информации с ожиное устройство 1 с контролируемойдаемой. По связи выхода формироваБИС и...

Номер патента: 748506

Опубликовано: 15.07.1980

Авторы: Гласко, Киселев, Култыгин, Степанов, Тарасов

МПК: G11C 8/00

Метки: адресов, блоков, выборки, памяти, постоянной

...элемен Ота связи между выходной шиной второйгруппы и второй входной шиной каждойпары входных шин, а знак "-" - наличие .резистивного элемента связимежду выходной шиной второй группы и 45первой входной шиной каждой пары входйых шин,Рассмотрим работу устройства выборки адресов (см. фиг. 1) при наличии диодного блока памяти 53, содер Ожащего 4 координаты. Х й 4 координаты У, что соответствует наличию 16 .адресов в блоке памяти ЬЗ.Пусть на входы формирователей 37-40и одновременно на входы формировате- улей 45-.48 подан код, соответствующийодной из строк матрицы Адамара, например, код 1111.Так как формирователи 37-40 би"йолярные, что означает наличие на одном выходе такого формирователя по-тенциала +Е, а на другом - потенциа"ла...

Номер патента: 748514

Опубликовано: 15.07.1980

Авторы: Андреев, Васин, Егоров, Иванов, Пресняков, Шурчков

МПК: G11C 29/00

Метки: памяти, постоянной

...блока эталонной памяти 1 подключен к одному из нходон блока управления 2, другой вход которого соединен .со входом устройства, а первыЭ выход - со счетным входом первого счетчика 4. Счетный вход второго счетчика 3 подключен ко второму выходу блока управления 2, третийвыход которого соединен с одним из входов коммутатора 5.Одни из выходов счетчика 4 подключены к разрядным входам счетчика 3, другие выходы счетчика 4 и выход счетчика 3 соединены соответст венно со входом блока 1 и другими входами коммутатора 5, выход которого является выходом устройства.Устройство работает следующим образом. 20По командам с блока управления 2 начальный адрес счетчика 3 устанавливается в соответствии с состоянием и младших разрядов счетчика 4 и входы...

Номер патента: 749887

Опубликовано: 23.07.1980

Автор: Гаврилов

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...памяти. Если хотя бы передает на свои выход сигналы адресашачодин сбой имел место, что зафиксировано 5 с выхода гене 2. Б 43в локе управления, осуществляется пюре" тактового импульса от генератора 1 формы.ч чход на диагностическии этап, которыи начн- рует цикл временной развертки, под действиемнается с опроса накопителя 11 для выявле- которой блок 5 передает тестовое воздействиения адреса первой "сбойной" ячейки. Для этого на входы испытуемого блока памяти, Затемблок 3 управления последовательно изменяет . 1 р под действием второго тактового импульса ссостояние счетчика 10, с выхода которого генератора 1 блок 3 управления переключаетсигналы передаются адресным мультиплексоромадресный мультиплексор 9 на передачу сигналов9 на...

Номер патента: 750490

Опубликовано: 23.07.1980

Авторы: Дряпак, Коминаров, Собакин

МПК: G06F 13/06

Метки: доступом, общей, памяти

...на входы общего сбросаблока 1, осуществляет установку вноль регистров этих блоков, При поступлении запросов к ЗУ на вход устройства блок 1 выбирает один из нихв соответствии с принятой в нем очередностью и вырабатывает сигнал управления коммутацией, поступающийна выход устройства, осуществляя подключение к ЗУ информационных, адресных и управляющих шин соответствующего процессора или ВУ. Одновременно с этим сигнал с выхода блока 1поступает. на вход элемента ИЛИ 5, если выбранная заявка исходит от процессора, или на вход элемента ИЛИ б,если заявка исходит от ВУ. С выходаэлемента ИЛИ 5 сигнал поступает навход элемента ИЛИ 12, подготавливаявыдачу в ЗУ сигнала запроса, поступающего на вход элемента ИЛИ 12 ина вход элемента И 10, С выхода...

Номер патента: 750570

Опубликовано: 23.07.1980

Авторы: Чирков, Шевченко

МПК: G11C 29/00

Метки: оперативной, памяти

...вырабатывает последовательность управляющих сигналов вида теста, определяемого блоком 2 управления, которые в адресном блоке 3 преобразуются в сигналы записи-чтения и по определенным адресам подаются на блок 4 подключения матриц. При обнаружении элемента памяти с параметрами считанного сигнала, не соответствующими установленным требованиям, из блока 5 обнаружения неисправностей выдается сигнал в блок 2 управления для останова работы адресного блока 3. Адрес бракованного элемента проверяемой матрицы подается в блок 6 местного управления,. в который подается из блока 2 управления информация о номере проверяющего теста и из блока 5 обнаружения неисправностей - информация о характере брака. При наличии брака на один вход первого элемента И...

Номер патента: 752476

Опубликовано: 30.07.1980

Авторы: Калиников, Колкер

МПК: G11C 11/34

Метки: памяти, ячейка

...на фиг. 1, передача заряда осуществляется по боковым граням Ч-канавки.Область р+11 не является конст:чктивным элементдм ячейки памяти и показана только для иллюстрации работы ПЗС-элемента устройства.Запись логического "0" в МНОП-конденсатор осуществляется следующим образом (фиг. 3).На шину МНОП -конденсатора б подается отрицательное напряжение 35- 40 В. При этом под МНОП-конденсатором образуется глубокая потенциальная яма (условно показанная штриховой линией), Заполнение потенциальной ямы под МНОП-конденсатором неосновными носителями осуществляется по ПЗС-элементу, расположенному в Ч-канавках. Перетекание заряда из потенциальной ямы , образованной на боковой грани Ч-канавки в потенциальную яму МНОП-конденсатора осуществляется при...

Номер патента: 752491

Опубликовано: 30.07.1980

Авторы: Барышников, Бычков, Климашин, Попов

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, ячейка

...соответственно, база десятого.и-р-и-транзистора подключена к коллектору восьмого р-п-р-транзистора,эмиттеры которого соединены с базами первого и второго и-р-и-транзисторов соответственно,На чертеже представлена электрическая схема предложенной ячейкипамяти,Она содержит первый и второйи-р-и-транзисторы 1, 2, на которыхвыполнен основной триггер, третий ичетвертый 3, 4 п-р-п-транэисторы, накоторых выполнен дополнительный триггер, инжекторы 5 и б, р-и-р-транзисторы 7 и 8, и-р-и-транзисторы 9 и10, тактовые шины 11 и 12, шина 13нулевого потенциала.Ячейка памяти работает следующим образом. При подаче тактового импульса ТИна шину 11 инжектора 5 информация со входа перепишется в основной триггер, выполненный на транзисторах 1 и 2, после...

Номер патента: 752497

Опубликовано: 30.07.1980

Авторы: Беляков, Журавлев

МПК: G11C 29/00

Метки: памяти

...с выхода схемы 4 сравнения свидетельствует о том, что данный вариант коммутации эталонного слова, записываемого в накопитель 1 до дефектного слова, а, следовательно и данный код коммутации, не обеспечивает согласования дефектов с информацией по этому адресу. 5 10 15 20 25 30 35 40 45 50 дов. 55 60 режим согласования. По сигналу бЛока 5 управления блок 8 Формирования адресов, начиная с адреса неисправного слова, обеспечивает перебор адресов. 65 По сигналу несовпадения, поступающему на первый управляющий вход первого накопителя б, в нем фиксируются неприемлемые коды коммутации путем занесения единичной информации по адресам, определяемым этими кодами, при этом анализируемый текущий код коммутации поступает с выхода генератора 10...

Номер патента: 752498

Опубликовано: 30.07.1980

Авторы: Бобов, Обухович, Семавин

МПК: G11C 29/00

Метки: блоков, защиты, памяти

...ячейке памяти разрешендопуск, то на вход этого элемента5 И подается разрешающий сигнал с соответствующего триггера 4. Элемент5 И срабатывает и через элемент 8 ИЛИоткрывает элемент 7 И, а также запускает датчик б времени. Датчик б времени формирует временной интервал, втечение которого разрешается допуск кзапрашиваемой ячейке памятиЭтотсигнал через открытый элемент 7 И поступает в блок 1 регистрации, выдающий сигнал разрешения допуска в течение сформированного интервала времени.В случае, если в процессе выполнения программы вышли из строя одна илинесколько ячеек из защищаемой областипамяти, то по входной шине 11 на дополнительный дешифратор 10 поступаютадреса неисправных ячеек, Дешифратор10 вырабатывает соответствующий сигнал,...

Номер патента: 752499

Опубликовано: 30.07.1980

Автор: Шевченко

МПК: G11C 29/00

Метки: памяти

...Формирователя 1 ишестому выходу блока 3, а выход соединен с одним из входов элемента 7 И,другой вход которого соединен с выходом элемента б НЕ и третьим входомФормирователя 12, Выходы элементов 7и 5 И подключены к другим входамкоьвутатора 8,Устройство работает следующим образом,Перед контролем динамического оперативного запоминающего устройства в Формирователе 1 производится установка периода следования тактов регенерации 1ТР40 45 50 55 60 Разрешающий сигнал с выхода элемента б НЕ поступает на блок 12 формирования сигналов записи и чтения и этот блок выдает на выход устройства сигнал чтения, по которому в выбранной строке или столбце проверяемой памяти регенерируется содержимое запоминающих ячеек, После окончания такта регенерации...

Номер патента: 752501

Опубликовано: 30.07.1980

Авторы: Каткова, Мхатришвили, Фокин

МПК: G11C 29/00

Метки: блоке, информации, коррекции, памяти, постоянной

...такжекоммутатор 7, дополнительный элемент 8ИЛИ и элементы 9 ИЛИ,нами и выходами первого блока 1 памяти, а выходы - соответственно со входами элементов 9 ИЛИ, выходы которыхподключены к выходам устройства, Комму 7 атор 7 содержит (фиг, 2) дешифратор12 и элементы 13 И-ИЛИ-НЕ. Здесь изображен также выходной регистр 14 блока 3 памяти.Вход дешифратора 12 является входом коммутатора 7 и подключен к адресным шинам второй группы, а выходы дешифратора соединены соответственно содними из входов каждого элемента 13И-ИЛИ-НЕ, к другим входам которых подключены выходы выходного регистра 14блока 3 памяти.Устройство работает слецующим образом,Работа устройства рассматривается напримере коррекции информации блока постоянной памяти объемом 2...

Номер патента: 752502

Опубликовано: 30.07.1980

Автор: Поваляев

МПК: G11C 29/00

Метки: оперативной, памяти

...быть использованыаля кодирования столбцов субматрипы, Для. образования. 8 кодовых комбинапий, содержащих каждая четное число единип, неоохоаимо 5 контрольных разрядов. Гакимобразом, субматрипа на байт содержит 6строк, причем общее число единип в каждом столбпе матрипы нечетное. Построивсубматрипу на один байт, достраиваем матрипу для остальных байтов путем перестановок строк этой субматрипы. Субматрицуна байт можно построить и другим способом.Для образования 8 кодовых комбинапий,содержащих каждая нечетное число еаинип,необходимо 4 контрольных разряда. Длякодирования каждого столбца нечетнымчислом единип необхоаимо аве строки субматрицы заполнить паритетной последовательностью этого байта, Симметричнаяматрипа аля кода ( 72, 64) на фиг....

Номер патента: 763966

Опубликовано: 15.09.1980

Автор: Пастон

МПК: G11C 11/34, G11C 11/40

Метки: динамический, памяти, элемент

...выполнении описываемая ячейка представляет собой следующую структуру: на рподложке 14 расположен пф-скрытый слой 12, являющийся одновременно шиной 12 и истоком 3 полевого транзистора. На слое 12 выполнены 0 Гп)- -слой 4, являющийся базой биполяр 66 фного транзистора,-канал 11 полевого транзистора, рр-) -затвор 9полевого транзистора, являющийсяколлектором биполярного транзистора,Ррф) -эмиттер 7 биполярного транзистора, соединенный общим электрическим контактом в виде проводящейметаллической шины 13 с и -стоком6 полевого транзистора,Работа ячейки основана на возможности хранения двоичной информациив зависимости от того, в проводящем(логический "О") состоянии она находится. Запись логического "Оф осуществляется следующим образом: на...

Номер патента: 763974

Опубликовано: 15.09.1980

Автор: Бессмертный

МПК: G11C 29/00

Метки: блоков, памяти

...выход которого35поцключен к входу блока управления 2 и выхопу устройства.Устройство работает следующим образом.В ИСХОДом СОСТОЯНИИ ВО ВХОДНОМ40регистре 7 подготовлена информацияцля записи в блоки 8 и 9 памяти. Прорамма работы регистра 7 в режиме "бегущая единица" или фбегущий ноль", зацается блоком управления 2, Блоком452 зацается программа и цля регистра12 сравнения. Информация с входого Регистра 7 поступает параллельно навходы блоков .8 и 9, но записываетсятолько в блок, на который поступает сигнал обращения от блока управления 2,50 Генератор 1 тактовых импульсов вырабатывает импульсы, которые поступаютв блок управления 2 и преобразуются вимпульсы частоты смены ацреса, которыепоступаот на регистры 3 и 4 адреса, в импульсы обращения к...

Номер патента: 765872

Опубликовано: 23.09.1980

Авторы: Акинфиев, Миронцев, Наджарян, Ушаков

МПК: G06F 12/00, G11C 17/00, G11C 7/00 ...

Метки: блоки, записи, информации, памяти, полупроводниковые

...на кнопку Пуск в блок управления 5 запускают устройство, которое считывает информацию иэ программируемой микросхемы через амплитудный дискриминатор 8, сравнивает ее с информацией информационного регистра 2 в блоке сравнения 5, который вырабатывает сигнал разрешения записи единицы в микросхему в случае наличия единицы в информационном регистре 2 н отсутствия ее в программируемой микросхеме. В ответ на этот сигнал блок управления 6 включает формирователи 7 токов программирования, которые вырабатывают серию управляющих сигналов и токов программирования в соответствии с техническими требованиями на данный тип микросхемы. Амплитудный дискриминатор 8 контролирует проведенную запись, и в случае ее успешного окончания в блоке индикации 4...

Номер патента: 765874

Опубликовано: 23.09.1980

Авторы: Рябцев, Ткаченко, Шамарин

МПК: G11C 8/00

Метки: блоков, выборки, информации, памяти, типа

...тока 3 и 4 соединены соответственно через дополнительные ключи 13 и 14 с шиной нулевого потенциала, входы дополнительных ключей 13 и 14 соединены с выходами схемы сравнения 15, входы которой через элементы ИЛИ соединены с выходами соответствующих управляемых генераторов тока 3 и 4.Ключевые элементы 13 и4 и эмиттерные повторители 18 и 19 выполнены каждый на одном транзисторе.Наиболее часто в схемах выборки информации из блоков памяти запоминающих устройств в качестве элементов связи используются импульсные трансформаторы,Рассмотрим работу устройства для выборки информации из блоков памяти типа 2,5 Д с применением ключей напряжений с трансформаторной связью.Устройство работает следующим образом. В исходном состоянии с выходов первого...

Номер патента: 765883

Опубликовано: 23.09.1980

Авторы: Ламовицкая, Семаков

МПК: G11C 29/00

Метки: блоков, памяти

...перестановкойЭ (2 Ь+ 1) строк исходной подматрицы, составленной иэ двух перестановочных матрицпорядка Ь с единицами на разных диагоналях и разряделяющей их строки из Ь нулей. Каждый из ХЬ входов устройства соот.ветствует одному столбцу проверочной матрицы, каждый из (2 Ь + 1) сумматоров по модулю два 1 - 5, составляющих генератор кода ошибок, соответствует одной строе. проверочной матрицы. Входы сумматоров по модулю два подключены к. входам устройстваИ в соответстветствии с положением единицв строках проверочной матрицы, Входы каждой группы последовательно соединенных двухвходовых . сумматоров 29 - 32, 33 - 36 (см, фиг, 2), отсчитываемые с первого входа36первого сумматора группы, подключены к выходам сумматоров по модулю два с...

Номер патента: 765884

Опубликовано: 23.09.1980

Авторы: Мовчан, Румянцев

МПК: G11C 29/00

Метки: памяти

...со входами элемента ИЛИ 5,выход которого подключен к третьему входусхемы сравнения 9 и четвертому входу телевизионного приемника 6.Устройство работает следующим образом.Импульсы генератора 1 частотой, например, 8 МГц, задающие шаг квантования телевизионного растра, поступают на вход генератора 2, состоящего, например, иэ двоичного8-разрядного с обратной связью счетчика и формирователей импульсов строчнойи кадровой синхронизации приемника 6. Кадровыми синхроимпульсами синхронизирует-,ся также работа распределителя 3 импульсов, предназначенного для выбора микропрограмм.Сигналы с выходов элементов И 4 объединяются элементом ИЛИ 5 и подаются на схему сравнения 9 и приемник 6, на экранекоторого формируется изображение в виденабора...