Патенты с меткой «процессором»

Номер патента: 491952

Опубликовано: 15.11.1975

Авторы: Вероцкий, Погребинский

МПК: G06F 13/06

Метки: информацией, между, обмена, оперативной, памятью, процессором

...нулю, производится выдачазаписываемого слова на выходы первого блока переключения 20 первой ступени коммутации 18, если равен единице - на выходы второго блока переключения 21 первой ступеникоммутации 18; аналогично в соответствиисо значением следующего двоичного разрядаадреса записываемое слово поступает начьтходьт одного из блоков переключения второй ступени коммутации 19 и принимается вгребуемьтй буферный регистр памяти 4, 5, 6или 7, после чего происходит его запись в модуль памяти 1 или 2, при этом остальные трии-разрядных символа, хранящиеся в физической ячейке памяти, к которой произошло обращение, остаются без изменения, т. е. в этихчастях ячейки производится чтение, и считанные символы принимаются в соответствующие буферные...

Номер патента: 736105

Опубликовано: 25.05.1980

Авторы: Ломов, Терешкина, Шульгин

МПК: G06F 13/00

Метки: основной, памяти, процессором, сопряжения

...информация игнорируется, а с соответствующего регистра 2 через первый элемент ИЛИ 4 записываемая информация поступает на группу 8 элементов И-ИЛИ, а с выхода которой - на формирователь 9 и выходные регистры 5. формирователь 9 из 64-разрядной информации по коду 10 Хэмминга формирует 8 разрядов корректирующего кода, который вместе с информацией записывается в выходной регистр 5, соответствующий запущенному блоку. С этого регистра сформированное двойное 15 слово ( 72 разряда) передается на вторую группу информационных выходов в блок памяти и сохраняется на шинах до конца цикла памяти, Одновременно с информацией в блок памяти передается сигнал "Запись" 20 по управляющему выходу 13. В режиме "Чтение" информация из памяти поступает на...

Номер патента: 798837

Опубликовано: 23.01.1981

Авторы: Завьялова, Кислинский, Шишкин

МПК: G06F 9/36

Метки: процессором

...б и сумматора 14. Сумматор14 формирует на выходах сумму длинытекущей команды, поступающей со входов устройства, и длины следующейкоманды, поступающей с выходов дешифратора 12.При наличии свободного регистра 1в буфере команд в него, а также в ре- фгистр 7 принимается сО вЖэдов уст"ройства очередной пакет команд,Счетчик 8 содержит номер первогослона первой команды пакета, которыйпри начальном запуске, а также изменении порядка следования командпоступает н него со входов устройства,С выходов регистра 7 на входы счет-.чиков поступают кодовые группы длиныкоманды из всех слов пакета. Счетчик 208 определяет номера первоначальныхслов всех команд текущего пакетаи первой команды очередного пакета,подготавливаясь, таким образом, к обработке...

Номер патента: 868762

Опубликовано: 30.09.1981

Авторы: Гафаров, Дудкин, Ермоленко, Рогов, Цветков, Шишкин

МПК: G06F 11/36

Метки: процессором, стенд

...следующим образом,В режиме оперативного контроля функционирования процессора сигналом от блока 41задания режима через выход 43 отключаетсяместный генератор стенда в формирователе 42рабочих частот, и формирование рабочих частот стенда производится на базе опорных частот, поступающих от процессора. Блок заданиярежимов 41 задает режим динамической индикации, который, управляя блоками 17 и 13,позволяет записать данные, адрес которых задается формирователем 5 из шины данных процессора в блок 12, Занесение в блок 12 производится каждый раз, когда процессор обращается к ячейке памяти с заданным в стендеадресом. Данные в блоке 12 сохраняются доследующего занесения на него из шины процессора и отображаются индикатором 17. При автономном...

Номер патента: 689439

Опубликовано: 07.01.1982

Авторы: Бельский, Климов, Коханов, Ломов, Цаплин

МПК: G06F 13/06

Метки: ввода-вывода, каналами, оперативной, памяти, процессором, сопряжения

...адресный вход блока 2 либо к регистру 3 адреса процессора, либо к регистру 4 адреса оперативной памяти в зависимости от сигнала по выходу 22, Ком,мутатор 7 адреса ряда подключает адресряда основной памяти к схеме сравнения 8и к регистру 9 адреса процессора.Если при обращении процессора по входу 26 на чтение информации адрес ряда ос;новной памяти сравнивается с одним изадресов, записанных в ячейке блока 2, однозначно определенной адресом колонкис выхода коммутатора 6, это означает, что требуемая информация находится в блоке1. При этом адрес соответствующей ячейки блока 1 заносится на регистр 9, По этомуадресу из блока 1 на регистр 10 считаннойинформации выбирается с выхода 23 требуемая информация и передается в процессор по...

Номер патента: 960824

Опубликовано: 23.09.1982

Авторы: Беркович, Монахов, Плахов, Цуканов

МПК: G06F 11/10

Метки: информации, каналом, между, передачи, процессором

...схемой контроля на четность. Если блок 10 контроля .обнаружитнеправильную четность байта адреса,поступившего из канала, регистр 22ошибок канала по соответствующемусигналу из блока 10 контроля зафиксирует эту ошибку. Затем сигнал с со ответствующего триггера регистра 22 ошибок канала переводит разряд регистра 23 состояния 23 л фРабота - останов" в положение "Останов", состояние которого .через второй выход регистра 23 состояния поступает на вход генератора 7 одиночных импульсов и вторые входы элементов И 5 и б.Генератор 7 одиночных импульсов вырабатывает одиночный импульс, который поступает на первые входы элементов И 5 и б.Если в процедуре задания работы . устройству разряд "Блокировка прерываний - разрешение прерываний" 23...

Номер патента: 1037236

Опубликовано: 23.08.1983

Авторы: Дрель, Мугинштейн

МПК: G06F 3/04

Метки: основной, памяти, процессором, сопряжения

...входкоторого является вторым информационным входом устройства, введен элемент НЕ, причем выход информационного регистра соединен с первым инфорационным входом выходного регистра,управляющий вход которого соединенс четвертым выходом узла синхронизации, а выход - с вторыми информа"ционными входами элементов И-ИЛИ 20. группы, выходы которых являются вторым информационным выходом устройства, а первые и вторые управляющиевходы соединены соответственно с вторым выходом блока коррекции и выходом 25элемента НЕ, входом подключенногок второму выходу блока коррекции ивыходу блокировки устройства, первыйуправляющий вход блока коррекциисоединен с входом синхронизации прие- З 0:ма процессора устройства, а второйуправляющий вход - с пятым...

Номер патента: 1136176

Опубликовано: 23.01.1985

Автор: Никитин

МПК: G06F 13/00

Метки: памяти, процессором, сопряжения

...с информационными входами первого и второго регистров адреса памяти, выход первого регистра адреса памяти соединен с управляющим входом первого селектора выходной информации памяти, адресным входом первого блока памяти и с вторым информационным входом блока обнаруже5ния конфликтов, третий информационный вход которого соединен с выходом второго регистра адреса памяти, с адресным входом блока памяти и с управляющим входом второго селектора выходной информации памяти, выходы первого и второго блоков памяти соединены соответственно с информационными входами первого и второго селекторов выходной информации памяти, группы управляющих входов блока коррекции первого операнда и блока коррекции второго операнда соединены соответственно...

Номер патента: 1142838

Опубликовано: 28.02.1985

Авторы: Кондратьев, Фирсов

МПК: G06F 13/00

Метки: памяти, процессором, сопряжения

...регистра и регистра адреса, выход триггера пуска соединен с входом запуска генератора тактовых импульсов, введены память признаков обращения, группа элементов И, группа элементов задержки, первый и второй элементы ИЛИ и элемент И, причем выход младших разрядов регистра адреса соединен с, адресным входом памяти признаков обращения, выход которой соединен с управляющим входом мультиплексора, с входом первого элемента ИЛИ и с первыми входами элементов И группы, выходы которых через элементы задержки группы соединены с входами второго элемента ИЛИ, выход которого соединен с входом установки в единицу триггера пуска, вход установки в ноль которого соединен с выходом элемента И, первыйвход которого соединен с выходом первого элемента ИЛИ,...

Номер патента: 1156084

Опубликовано: 15.05.1985

Автор: Дещиц

МПК: G06F 13/14

Метки: оперативной, памятью, периферийных, процессором, сопряжения, устройств

...то блок 3 управления считывает слово состояния канала в двухвходовую память 63, формирует новое унуавляющее слово обмена с оперативной памятью и устанавливает триггер 27 в ноль. В этом случае с приходом сигнала по двусторонней связи 24 с центрального процессора на триггер33 1 3 на элементе И 26 появляется по-. ложительный потенциал, и весь цикл работы говторяется,.Таким образом, в данном устройстве для периферийных устройств, закрепленных за несколькими программами в системе, работающей в мульти- программном режиме, образуются очереди в одну инструкцию с заранее сформированной управляющей информацией, что позволяет увеличить быстродействие системы как за.счет выборкисамой инструкции выборки адресного слова. канала и командного...

Номер патента: 1167615

Опубликовано: 15.07.1985

Авторы: Вяльшин, Морозов

МПК: G06F 13/24

Метки: данными, между, обмена, периферийными, процессором, устройствами

...информации в микропроцессор 3).Состояние счетчикакоманд выдается из микропроцессора 3 через адресные выходы на адресную шину 4 устройства (АВОАВ 14).Обращение микропроцессора 3 ко всем другим устройствам и, в частности, к клавиатуре осуществляется как к ячейкам памяти, поэтому для управления периферийным оборудованием используются управляющие выходы системного контролера 7 "Чтение памяти" и "Запись в память". Для разделения при адресации памяти 12 команд и остального оборудования и используется разряд АВ 14 адресной шины 4 устройства. О152025 30 40 45 50 55 При установке на адресной шине 4 устройства адреса, в котором разряд АВ 14 равен нулю, микропроцессор 3 при считывании записывает очередную команду из памяти 12 команд, так как...

Номер патента: 1280645

Опубликовано: 30.12.1986

Авторы: Авраменко, Арискин

МПК: G06F 13/16

Метки: вводно-выводными, многоблочной, памяти, процессором, сопряжения, устройствами

...устройства, 55В операциях "Чтение" запрос ЗП-И выводного устройства 15 через элемент ИЛИ 23 и узел 26 КПП поступает 45 4в магистраль 13 в качестве сигнала синхронизации СхЗ 2, В ответ,на шине данных магистрали 13 появляется информация одновременно с сигналом СхИ 2. Данные на вывод поступают через узел 22, а сигнал СхИ 2 через узел 26 выдается в качестве строба СТР-И, который уведомляет выводное устройство 1.5 о том, что информация для него на шинах данных выставлена. Одновременно содержимое счетчика 18 увеличивается на 2, а содержимое счетчика 19 уменьшается на 1. Выводное устройство 15, разместив предназначенное для кего слово данных, может выставить запрос ЗП - И на выдачу очередного слова, Таким образом, обмен данными в операциях...

Номер патента: 1377866

Опубликовано: 28.02.1988

Авторы: Гриненко, Коляда, Смирнов

МПК: G06F 13/00

Метки: памяти, процессором, сопряжения

..."1" поступает на С-вход триггера 8 пуска, своим передним фронтом подтверждая на нулевом выходе триггера 8 пуска "1", которая поступает на вход 19 запуска блока 7, разрешая формирование временной развертки следующего цикла.С появлением на выходе 33 генератора 21 второго положительного полу 45 периода начинается 1-й цикл работы устройства, Формирование ТИ 1 и ТИ 2 происходит аналогичным образом, как формации, которая будет обрабатываться процессором в следующем цикле,В коде младших разрядов адреса имеется в наличии одна или несколько единиц. С выхода регистра 3 адреса младшие адресные разряды поступают навходы элемента ИЛИ 11 и адресные входы памяти 6 признаков обращения,Рассмотрим случай, когда блок 2памяти состоит из трех различных...

Номер патента: 1418727

Опубликовано: 23.08.1988

Авторы: Вяльшин, Недужко

МПК: G06F 13/24

Метки: данными, между, обмена, периферийными, процессором, устройствами

...(память 9 команд, память 10 данных или таймер 11), на выходах устанавливаются единичные потенциалы, При этом ни одно из периферийных устройств к информационной шине 5 не подключается. Это достигается тем, что при установке нулевого потенциала в разряде АВ 14 шины 4 или на выходах элементов И-НЕ 7 либо 8, на выходе элемента И-НЕ 12 устанавливается единичныйпотенциал, который на выходе 15 устанавливает единичные потенциалы.При обмене данными с периферийным оборудованием, например клавиатурой, на адресном выходе устройства, образованном хотя бы частью адресных ли 3045 5055 274ний шины 4 адреса устанавливается кодовая комбинация, достаточная дляадресации к конкретному устройству,например в разрядах АВ 1 и АВ 2 устанавливаются нулевые...

Номер патента: 1444792

Опубликовано: 15.12.1988

Авторы: Рогозик, Тетерин, Шеремет

МПК: G06F 13/00

Метки: абонентами, информацией, между, обмена, процессором

...И 96 заносятся на регистр 97. Элементы НЕ 94 и И 95 служат для дешифрации адреса блока 3. Установленной маске соответствует единица в соответствующем разряде регистра 97. С выхода каждого разряда регистра 97 сигналы выдаются на входы элементов НЕ 98, в результате чего на их выходах образуется код, инверсный по отношению к коду, хранящемуся на регистре 97. Таким образом, при -наличии на входе одного из элементов И 99 одновременно сигнала единичного уровня от соответствующего элемента НЕ 98 (признак отсутствия маски), заявки от абонента и сигнала опроса от оп-росчика 10 1 на выходе соответствующего элемента И 99 появляется сигнал с уровнем1,который интерпретируется как сигнал авторазрыва и.1444792 25 бранному источнику, который через...

Номер патента: 1501078

Опубликовано: 15.08.1989

Авторы: Вяльшин, Недужко

МПК: G06F 13/24

Метки: данными, между, обмена, периферийными, процессором, устройствами

...линии 5,Цикл "Запись" аналогичен циклу"Чтение", только буфер 11 устанавливается на пропускание информации синформационной шины 3 на информационный выход 14,В случае готовности системных шин(сигнал единичного уровня на входе18) единичные сигналы с выходов элемента И-НЕ 9, триггера 1 О и входа 18поступают на входы элемента И-НЕ 13,выходной сигнал которого разрешаетвыборку буферов 11 и 12. Происходитобмен информацией между процессором2 и системным периферийным оборудованием.На Фиг. 4 приведена схема системного устройства ввода, .поясняющая алгоритм функционирования процессора 2в режиме приема информации,501078еадресе; й - момент выдачи информационного сообщения; 1 з - момент запроса шик вторым процессором;,Смомент выдачи информации о...

Номер патента: 1571601

Опубликовано: 15.06.1990

Автор: Сурин

МПК: G06F 13/00

Метки: информации, источника, процессором, сопряжения

...триггер чтения в состояние "1". Прямой выход триггера 12 чтения через первую линию задержки 14 выставляет запрос на вывод очередного слова из блока 2 памяти в буферный регистр 3. Если в блоке памяти есть хоть одно славо и в этот момент не идет операция записи, т,е, триггер записи находится в состоянии "0", то сигнал с выхода элемента И 13 сбрасывает в нуль триггер .12 чтения, который тем самым заносит очередное слово из блока памяти 2 в буферньй регистр 3.При съеме последнего слова с буфер-,55 ного регистра 3 .код счетчика 7 чтения совпадает с кодом счетчика 6 записи, ,и на выходе схемы 9 сравнения появит" ся сигнал равенства, который своим передним Фронтом установит счетчики 6, 7 записи и чтения в нуль и через элемент НЕ 16...

Номер патента: 1594552

Опубликовано: 23.09.1990

Авторы: Гороховик, Сохина

МПК: G06F 13/00

Метки: внешним, информацией, между, обменом, процессором, управляющим, устройством

...поступившей на адресные входы дешифратора 4. С выхода дешифратора 4 сигналс дешифрированным номером модуляпоступает в выбранный блок вводавывода на вход регистра номера модуля (не показан). Информация в регистр номера модуля записывается сприходом на его синхровход сигнала"Номер модуля" относительно информационного сигнала определяется длительностью блокирующего импульса, посту-пающего на вход элемента И 14 с инверсного выхода второго одновибратора 12. Блок авода-вывода формируетсигнал СП, указывающий на то, чтомодуль выбран. Этот сигнал подаетсяв блок 3 управления обменом на входэлемента И 15, который вьщает сигналСП, извещающий управляющий процессор о том, что выдача адреса окончена. Блокировка сигнала СП,вырабатываемого...

Номер патента: 1658162

Опубликовано: 23.06.1991

Автор: Сурин

МПК: G06F 13/00

Метки: информации, источника, процессором, сопряжения

...в буферный регистр, при этом на первой шине 18 готовности появляется логическая единица, сообщая процессору о наличии информации в устройстве, Второе и последующие информационные слова, поступившие на вход устройства числом не более, чем задано в регистре 10 уставки, будут обработаны аналогичным образом. В этот период процессор, если он освободился от решения других задач, анализирует состояние первой шины 18 гоговноси. и в случае наличия логив,.ской едницы на последней, снимает информацию с выходных шин 4 буферного регистра 3, Строб приема информации в процессор поступает по шине 21 чтения на Я - вход триггера 12 чтения и устанавливает его в состояние "1", При этом сигнал с инверсного выхода триггера 12 поступает на счетный вход...

Номер патента: 1658165

Опубликовано: 23.06.1991

Автор: Сурин

МПК: G06F 13/00

Метки: информации, источника, процессором, сопряжения

...регистра 3 и информация из блока 2 гтамяги переписывается в буферный регистр, На шине 18 готовности, которая связана с инверсным выходом триггера 12 чтения, появляемся логическая 1", сообщая процессооу о наличии информации в устройстве.Второе и последующие информационные слова, поступившие на вход устройства числом ве более, чем задано в регистре 10 уставки, записываются ь блок 2 памяти аналогично,В этот период процессор, если он свободен от решения других задач, анализирует состояние первой шины 18 готовности и в случэе наличия логической "1" на последней снимает информацию с выхода 4. Строб приема информации в процессор поступает по шине 21 на вход триггера 12 чтения и устанавливает его в состояние "1, Спад сигнала с инверсного...

Номер патента: 1686451

Опубликовано: 23.10.1991

Автор: Сурин

МПК: G06F 13/00

Метки: информации, источника, процессором, сопряжения

...триггера 12 чтения поступает на вход буферного регистра 3 и информация из блока 2 памяти переписывается в регистр 3, при этом на шине 18 готовности появляется логическая "1". При записи в блок 2 памяти до уровня, заданного в регистре 10 уставки, на выходе переноса сумматора 8 возникает логическая единица, которая по шине 19 готовности поступает в сигему прерываний процессора,Процессор может начать считывать информацию из устройства по сигналу на шине 18 готовности и обязан считать всю информацию по сигналу на шине 19 готовности, Строб приема информации и процессор поступает по шине 21 чтения на вход триггера 12 чтения и устанавливает его в состояние "1". Сигнал с инверсного выхода триггера 12 поступает на счетный вход счетчика 6...

Номер патента: 1689958

Опубликовано: 07.11.1991

Автор: Сурин

МПК: G06F 13/00

Метки: информации, источника, процессором, сопряжения

...слова, поступаощие на входустройства, числом ке более, чем задано в регистре 10 уставки, обрабатываются устройством аналогичным образом, В этот период процессор, если он освободился от решения других задач, анализирует состояние первой шины 18 готовности и, в случае наличия логической "1" на последней, процессор выдает по шине 21 чтения импульс приема, который устанавливает триггер 12 чтения в состояние "1", а состояние "1" триггера 24 подтверждает, при этом импульс проходит через открытый логической "1" с единичного выхода триггера 24 элемент И 25 ка разрешающий вход регистра 3, подключая последний на время действия импульса к входным шинам интерфейса процессооа, который считывает с них информацию, Единичный выход триггера...

Номер патента: 1689960

Опубликовано: 07.11.1991

Автор: Сурин

МПК: G06F 13/00

Метки: информации, источника, процессором, сопряжения

...триггера 11 записи поступает на счетный вход счетчика 7 записи и наращивает его состояние на единицу, подготавливая следующий адрес записи для блока 2 памяти, Вследствие наличия разных кодов на входах схемы сравнения на ее выходе появится логический "0", который поступит на вход элемента Н Е 16, и последний откроет элемент И 13,Сигнал с выхода третьей линии 22 задержки откроет элемент И 13, логическая "1" с его выхода установит триггер 12 чтения в состояние "О", Передний фронт с инверсного выхода триггера 12 поступит на вход занесения буферного регистра 3, и информация с выходов блока 2 памяти перепишется в буферный регистр, при этом на первой шине 18 готовности появится логическая "1", сообщая процессору о наличии информации в...

Номер патента: 1705827

Опубликовано: 15.01.1992

Авторы: Лясковский, Скорытченко, Сударик

МПК: G06F 9/46

Метки: заданий, процессором, распределения

...задержки 21устройства. По сигналу разрешения записина регистр 5,1 содержимое регистра 4.1, вкотором записан код числа заявок первоготипа, поступивших за предыдущий периодадаптации (очевидно, что для первого периода в регистрах 4.1 нулевой код), переписывается на регистр 5,1,Импульс. задерживаясь в элементе16.1. поступает на вход разрешения записирегистра 4,1 и разрешает перепись содержимого счетчика 3.1, в котором записаночисло заявок первого типа, поступивших заданный период адаптации, на регистр 4,1.Также импульс с элемента 16.1 через элемент задержки 15,1 поступает на вход обнуления счетчика 3.1 и на вход элементазадержки 17,1. Выходы регистра 5,1 так подключены к входу сумматора 6.1, что на последний поступает обратный код числа,...

Номер патента: 1767501

Опубликовано: 07.10.1992

Автор: Сурин

МПК: G06F 13/00

Метки: информации, источника, процессором, сопряжения

...5, причем прямой выход триггера 11 соединен также со счетным входом счетчика 7 записи, а инверсный -с первым входом первого элемента И 13 и через вторую линию 15 задержки подключен к управляющему входу блока 2 памяти, входу занесения второго буферного регистра 22 и й-входу триггера 11 записи, Я-вход триггера 12 чтения соединен с выходом второго элемента И 25, Я-вход триггера 24 выбора информации связан с вторыми входами элементов И 25, 26 и шиной 21. Прямой выход триггера 12 чтения через линию 14 задержки соединен с вторым входом первого элемента И 13, выход которого подключен к й-входу триггера 12, инверсный выход последнего подключен к первой шине 18 готовности, входу занесения первого буферного регистра 3, счетному входу...

Номер патента: 1774341

Опубликовано: 07.11.1992

Автор: Сурин

МПК: G06F 13/00

Метки: информации, источника, процессором, сопряжения

...регистра 3 и первой шиной 18 готовности.устройство работает следующим образом.В исходном состоянии счетчики 6, 7, триггеры 11, 22 находятся в состоянии "0", триггер 12 - в состоянии "1", Элемент И 13 заперт логическим "0" с выхода элемента НЕ 16. Мультиплексор 5 подключен на направление счетчика 6 чтения. В регистр 10 уставки занесен .из процессора дополнительный код глубины заполнения блока 2 памяти. На шинах 18, 19 готовности - логический "0". Вторая шина 19 готовности включена в систему прерываний процессора. При поступлении на выходы 1 устройства первого информационного слова синхроимпульс его сопровождения поступает на шину 20 записи и через открытый элемент И 25 устанавливает триггер 11 записи в состояние "1". Последний...

Номер патента: 1789988

Опубликовано: 23.01.1993

Автор: Потапенко

МПК: G06F 15/00, G06F 15/16

Метки: верхнего, группой, иерархической, между, мультипроцессорной, нижнего, процессоров, процессором, системы, сопряжения, уровня

...прямым доступом в память; 37 - второй передатчик;38 - пятый триггер; 39 - третий элемент И;40 - третий элемент ИЛИ: 41 - линия сигнала СИП, 42 - линия сигнала ВВОД; 43 -линия сигнала ВЫВОД; 44 - линия сигнала СИА; 45 - группа линий старших разрядов сигналов АДРЕС; 46 - группа линий младших разрядов сигналов АДРЕС; 47 - группа линий сигналов ДАННЫЕ ВХ,; 48 - линия младшего разряда сигналов ДАННЫЕ ВХ.; 49 - группа линий сигналов АДРЕС; 50 - группа линий сигналов ДАННЫЕ ВЫХ 51 - линия сигнала РЕЖИМ; 52 - группа линий сигналов ДАННЫЕ ЭП.; 53 - группа линий сигналов ДАННЫЕ ЧТ 54 - линия сигнала разрешения обмена; 55 - линия сигнала направление обмена; 56 - магистраль для связи с ЭВМ верхнего уровня; 57 - первая внутренняя магистраль;...