Патенты с меткой «вычислительном»

Номер патента: 433480

Опубликовано: 25.06.1974

Авторы: Александров, Елисеев, Мандров

МПК: G06F 13/00

Метки: авонентскши, вычислительном, линиями, связи, сопряжения, телеграфнши, цифровой

...а также в схему 1 - на начало дешифрации кода символа. Схема 11 дешифрации символов производит выдачу сигналов в схему 7 по сигналам из блоков 5 и 1 ц после окончания приема от абонента очередного символа, если последний входит в одну йэ служебных комбинаций символов. Блок 15 связи с телеграфной линией производит электрическое согласование, необходимые коммутации и реакцию на электрические сигналы, принятые в телеграфии, обеспечйвая работу по двухпроводной телеграфной линии, как не коммутируемой, так и обслуживаемой телеграфйой станцией с ручной или с автоматической комму,тацией. Шифратор символов 5 формирует параллельный код символа по сигналам из схемы 7 и схемы 8 для выдачи его в блок 1, когда в блоке 5 фиксируется код символа, не...

Номер патента: 1269142

Опубликовано: 07.11.1986

Авторы: Солохин, Степченков, Филин

МПК: G06F 13/00

Метки: вычислительном, комплексе, многоканальная, распределением, ресурсов

...канала соединены с периферийным выходом разрешения прямого доступа и входом запроса прямого доступа блока реконфигурации этого же канала соответственно, выход запрета ко. торого соединен с входами запрета первого и второго блоков элементов запрета этого же канала, первый и второй информационно-управляющие входы-выходы которых соединены с первым и вторым информационно-управляющими входами-выходами двунаправленного коммутатора этогоперийерийного канала.2,Система по и. 1, о т л и ч а ю - щ а я с я тем, что блок реконфигурации каждого периферийного канала содержит две схемы сравнения, пять триггеров, три переключателя, два элемента 2 И.-ИЛИ, пять элементов ИЛИ, семь элементов И, пять элементов задержки, десять элементов НЕ, при-...

Номер патента: 1288705

Опубликовано: 07.02.1987

Автор: Мазаник

МПК: G06F 13/00

Метки: вычислительном, комплексе, памяти, распределения, ресурсов

...1 номера открепленного буфера, в результате чего 1-й счетчик 13 обнуляется,Таким образом, устройство формирует в качестве результата дискриптор с соответствующим математическим адресом, описывающим информационную часть выявленного для обмена буфера. Формула изобретения Устройство для распределения ресурсов памяти в вычислительном комплексе, содержащее счетчик, первый дешифратор, блок памяти, коммутатор, генератор импульсов, первый триггер, первый и второй блоки элементов И, группу счетчиков, первый регистр, первый блок элементов ИЛИ, первый элемент И, группу блоков элементов И, причем вход младших разрядов дискриптораз 12887 памяти устройства соединен с информационным входом блока памяти, выход которого подключен к информационному...

Номер патента: 1427381

Опубликовано: 30.09.1988

Авторы: Ефимов, Зарецкий, Лучин, Мазаник

МПК: G06F 9/50

Метки: вычислительном, задач, комплексе, распределения

...единичные сигналы и том случае, если в соответствующих вершинах графа количество исходящих дуг максимально. Второй блок 7 преобразования кода выбирает среди единичных сигналов с выходов, элементов И 21 один, который вырабатывается на элементе И 21 с младшим номером, и подаст его на вход соответствующего элемента И 10, сигнал с выхода которого откроет соответству381 3 1427ющий блок элементов И 17 и установитв единичное состояние триггер 11,На третьем этапе обеспечиваетсяраспределение независимых выбранныхзаданий по свободным процессорам, выдача процессорам вычислительногокомплекса исходных данных для обслуживания заданий и установка в нулевое состояние триггеров 2 матрицы 1 10тех строк, номера которых соответствуют кодам номеров...

Номер патента: 1432580

Опубликовано: 23.10.1988

Авторы: Солохин, Степченков, Филин

МПК: G08C 19/28

Метки: вычислительном, комплексе, многоканальная, распределением, ресурсов

...памяти, выход блока реконфигурации подключен к входу блока элементов запрета центрального канала, входы-выходыпервых групп каждого многопортового блока памяти группы объединены и подключены к соответствующим шинам центральной информационно-управляющей магистрали, входы-выходы остальных групп каждого многопортового блока памяти группы подключены к соответствующим шинам соответствующих пери 35 43258036ферийных информационно-управляющих магистралей, выходы второй группы выходов двунаправленного коммутатора подключены к входам первой группы входов коммутатора сигналов разреше ний прерываний, входы каждой группы входов первого блока элементов ИЛИ и входы остальных групп коммутатора сигналов разрешений прерываний объединены соответственно и...