Патенты с меткой «памяти»

Номер патента: 926724

Опубликовано: 07.05.1982

Авторы: Вариес, Гласко, Култыгин

МПК: G11C 29/00

Метки: памяти

...что "нуль" запийсывается по адресам с номерами 1+ (п 1-1)2(п 1=1,2 2/2), по остальным номерам записываются "единицы". Обнаружениенеисправности выходных цепей дешифратора3 происходит аналогично обнаружению неисправности входных цепей. Это относится ко всемвыходам, кроме последнего, так как при просчете счетчика 12 в йрямом направлении последний выход дешифратора 3 не проверяется.50 Поэтому после окончания прямого просчетаблок 1 управления вырабатывает сигнал ре.верса, устанавливающий триггер 13 в состояние "единицы" (это третья особенность работы устройства в режиме проверки выходных 55 адресных цепей), Сигнал с триггера 13 пере.водит счетчик 12 в режим реверса, и начинает.ся обратный просчет адресов, Так как приэтом последний выход...

Номер патента: 926725

Опубликовано: 07.05.1982

Авторы: Иванов, Огнев, Поскребышев, Романов

МПК: G11C 29/00

Метки: блоков, памяти

...для блока памяти Формиру" ет узел управления)Затем производится цикл считывания и сравнения информации по всем адресам схемой 1 сравнения. Результат сравнения с выходов 9 поступает в узел 5 управления. При отсутствии несравнения узел 5 управления сигналом, поступающим на вход 10 сдвигает код сдвигового регистра 2. При этом в его нулевой разряд записывается единица., Далее повторяется запись кода с элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 по всем адресам блока памяти, а затем считывание и сравнение в схеме 1 сравнения, Наличие в одном из разрядов кода, считанного из блока памяти единичной информации, отличной от нулевой информации всех остальных разрядов, позволяет при считывании и проверке выявИть их взаимное влияние. Затем про. изводится...

Номер патента: 926727

Опубликовано: 07.05.1982

Авторы: Данилин, Попель, Простаков

МПК: G11C 29/00

Метки: больших, интегральных, памяти, схем

...венно квыходам элемента 18 .задержки и счетчика 19и четвертому и пятому выходам блока 2,а выходы - ко входам коммутатора 30, выходы которого соединены со вторыми входамиформирователей 6 - 9, В каждом логическомблоке первые входы мультиплексоров 25 и26 объединены и являются первым входомблока 20, вторые входы соединены с первымивыходами соответствующих регистров 21 и 22,а выходы - с тактовыми входами соответствующих. одновибраторов 27 и 28, выходы которых соединены со входами триггера 29 и яв.ляются одними из выходов блока 20, другим 5 1 О 15 20 25 ЭО Э 5 40 50 555 ,9267 выходом которого является выход триггера 29, разрешающие входы одновибраторов 27 и 28 подключены к выходам соответствующих схем 23 и 24 сравнения, первые входы которых...

Номер патента: 928358

Опубликовано: 15.05.1982

Авторы: Глущенко, Мазуров

МПК: G06F 9/36

Метки: адресов, памяти, формирования

...кода служит дляпреобразования кода номера ветви второго уровня М 2 в число А А 2, необходимое для получения начального адресаучастка памяти, отведенного для хранения информации об объектам, х -го ранга, принадлежащих данной ветви, Полученное число ь А 2 подается на вход сумматора 10.На входы коммутатора 4 подаются коды номеров ветвей второго уровня М 2 исигналы с выхода коммутатора 3. В коммутаторе 4 вырабатывается сигнал, который подается на вход дешифратора кодаадреса и обеспечивает его работу.Дешифратор 8 служит для преобразования кода номера ветви третьего уровняк число ь А 3, используемое для получения начального адреса участка памяти,отведенного для данной ветви. Полученное число ь А 3 подается на вход сумматора 10.На входы...

Номер патента: 928417

Опубликовано: 15.05.1982

Автор: Цирлин

МПК: G11C 19/00

Метки: буферного, памяти, регистра, ячейка

...1-й ячейки памяти является отсутствие (наличие) информации в основномтриггера (+1)-й ячейки памяти и наличие(отсутствие) информации в основном триггере ( - 1).й ячейки памяти. Для вспомогательного триггера 2 условия обратны приведенным,Сдвиг информации в основном и вспомогательном триггерах ячеек памяти буферного регистра приводит к тому, что основные триггеры ячеек , (+1) оказываются за. полнены информацией, а во всех вспомогательных триггерах этих ячеек памяти инфор.мация отсутствует. По мере распространекия такого состояния от п.й ячейки памяти буферного регистра к его первой ячейке памяти дополнительные триггеры этих ячеек . 15 20 25 30 35 40 45 50 памяти переводятся в состояние "01". Ус.ловием перехода дополнительного...

Номер патента: 928422

Опубликовано: 15.05.1982

Авторы: Косов, Монахов, Савельев, Ткачева

МПК: G11C 29/00

Метки: блоков, памяти

...для всех усилителей 2. 4Счетчик 13 вырабатывает последовательность сигналов, обеспечивающую поочередное сраба. тывание усилителей 2 в соответствии с запус. кающими Сигналами блока 8, Усиленные таким образом считанные сигналы поступают на группу дискриминаторов 4, первый и последний из которых отрегулированы таким образом, что соответствуют экстремельным значениям считанных сигналов, допустимым И 1 для блока 1. Другие дискриминаторы 4 на строены на различные значения считанныхсигналов с определенным шагом дискретности. При появлении считанных сигналов, соответствующих экстремальным значениям вблоке 7, с элемента 6 поступает разрешение на запись, и записывается адрес числа с критичными значениями выходного сигнала. Выходные...

Номер патента: 929022

Опубликовано: 15.05.1982

Автор: Герд-Йоахим

МПК: H04L 13/16

Метки: данных, деблокирования, клавиатуры, памяти, регистраторах, телетайпах

...связан с переключающим блоком 10.Ввод последующих знаков возможентолько тогда, когда снимается блокировка блока памяти. С этой целью обслуживающий персонал запускает дещ блокирующую клавишу 6, которая выдает деблокирующий сигнал Е 1. Деблоки-рующий сигнал Е 1 поступает на элементзадержки, 9, который выполнен, например, в виде одновибраторного триггерного каскада и который при поступлении деблокирующего сигнала Е 1 формирует деблокирующий .сигнал Е 2 в формеимпульса, который вводится во второйэлемент И 7. При заполнении блокапамяти появляется блокирующий сигналБ 2, а второй элемент И 7 выдает напереключающий блок 10 деблокирующийсигнал Е 3, соответствующий деблокирующему сигналу Е 2. Переключающийблок 10 содержит триггер 11,...

Номер патента: 930385

Опубликовано: 23.05.1982

Авторы: Калошкин, Мамедов, Подопригора, Савотин, Сухопаров

МПК: G11C 11/40

Метки: выборки, накопителе, памяти, элементов

...работц устройства.Устройство содержит первую шину 1 питания, шину 2 управления двухэмиттерный п-р-и транзистор 3 с двумя эмиттерами 4 и 5, адресную шину 6, шину 7 выборки элементов памяти при записи, и-р-и транзистор 8, нагрузочный резистор 9, р-и"р транзистор 1 О, шину 11 выборки элементов памяти при считывании, вторую шину 12 питания, источник 13 питания.Устройство работает следующим об- разом.В режиме покоя ток выине б и напряжение на шине 2 равны нулю. Напряжение на шине 11 (Ци) равно напряжению шины 1 (О), а напряжение на щине 7 равно нулю, так как транзистор 3 закрыт. Поступление в шину 6 адресного тока приводит к включению транзисторов 10 и 8. Потенциал шины 11 понижается до величины, рав-. ной остаточному напряжению между...

Номер патента: 934552

Опубликовано: 07.06.1982

Автор: Власов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...необходимый период обращения к проверяемому блоку 3 934552 фгистр адреса, регистр числа, Форми-рователь управляющих сигналов, генератор сигналов, формирователь числовых сигналов, первую схему сравненияи блок управления режимами, выходыкоторого соединены соответственнос одним из входов формирователя управляющих сигналов и первым входомформирователя числовых сигналов, выходы которого подключены к одним из 1 Овходов первой схемы сравнения и первому управляющему входу регистра числа, одни выходы последнего соединеныс другими входами первой схемы сравнения, выход которой подключен к вхо зду генератора сигналов, информационные входы и другие выходы регистра,числа и выходы регистра адресаявляются соответственно информационными входами...

Номер патента: 934553

Опубликовано: 07.06.1982

Автор: Шевченко

МПК: G11C 29/00

Метки: памяти

...первый адрес, соответст- зовующий первой строке, а в регистре 6устанавливается адрес нулевого столбца. По сигналам из блоков 4 и 5 запускаются триггер 8 и блок 9 формирования импульсов записи и чтения, ипо двум адресам, определяемым состояниями регистра 1 и суммой адресоврегистров 2 и 6, выполняется обращение, соответствующее заданному тес"ту, Далее добавляется единица в регистр 2 и аналогичное обращение про"изводится по следующей паре адресов:адрес регистра 1 и новый адрес регистров 2 и б.Аналогичным образом производятсяобращения по остальным адресам столбца до достижения регистром 2 адресана единицу меньшего исходного, т.е,нулевого. Прекращается добавление единицы в регистр 1 и начинается подача 50этих сигналов в регистр 6,...

Номер патента: 936036

Опубликовано: 15.06.1982

Авторы: Борзенков, Орлов, Токарев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...еще и в режиме контроля по модулю три.В блоке 9 проверяемая информация вкаждом рабочем такте сравнивается с поступающей туда из эталонного устройства через коммутатор 6 эталонной информацией.Если в блоке 9 происходит совпадение, то блок 5 обеспечивает добавление единицы к содержимому счетчика 1, и в следующем такте из эталонного и проверяемого уст ройств происходит считывание информациипо новому адресу, цикл работы устройства повторяется. В случае, когда совпадения нет, блок 9 выдает в блок. 5 сигнал Неисправность, по которому происходит останов работы устройства, фиксация и анализ причин неисправности, затем повторный пуск устройства аналогично описанному выше.В режиме контрольного суммированиявыполняется считывание из...

Номер патента: 938320

Опубликовано: 23.06.1982

Авторы: Александров, Арасланов, Пряселкин

МПК: G11C 29/00

Метки: многоотверстных, памяти, пластин, ферритовых

...противоположной полярности через второе и четвертое отверстия и измеряют сигнал считывания, возникающий при переключении магнитногопотока перемычки между вторым и третьим отверстиями, затем цикл операцийповторяют для остальных отверстий ферритовой пластины памяти.На чертеже показано устройство, реализующее предложенный способ.Устройство содержит генератор 1 токов,перемагничивания, коммутатор 2 контактных игл по токовой цепи, коммутатор3 контактных игл по цепи считывания, д 5блок 4 измерения, контролируемая многоотверстная пластина 5 памяти, обшачшина 6,Устройство работает следуюшим образом. 30Генератор 1 токов переключения магнитного потока через коммутатор 2, подключающий к соответствующим входнымшинам генератора в первый цикл...

Номер патента: 939440

Опубликовано: 30.06.1982

Авторы: Антонова, Ашмарин, Каменский, Незавибатько, Пономарева-Степная

МПК: A61K 38/08, C07K 7/06

Метки: гептапептид, действия, качестве, памяти, пролонгированного, стимулятора

...мл Вос-Рго-С Ву-Р го-ОВг Рсуспензируют в 3 мл СНСР, добавляют 3 мл ТФУ и оставляют на 30 минпри комнатной температуре, упаривают и к оставшемуся маслу добавляютабс.эфир. Постепенно при выдерживании в холодильнике отделяется осадок. Эфирный слой сливают и процывают осадок несколько раз декантацией абс.эфиром, Высушивают в ва-,куум-эксикаторе,Выход количественный, Р=0,01(1); 0,085 (2).Из 240 мг (0,51 ммоль) полученного трифторацетата бензилового эфира глицилпролина и 250 мг (0,62 ммоль)М-трет-бутилоксикарбонилгистидилфенилаланина методом, описаннымна стадии 1, синтезирован бензиловый эфир М-трет-бутилоксикарбонил-...

Номер патента: 940240

Опубликовано: 30.06.1982

Авторы: Безродный, Мартыненко

МПК: G11C 29/00

Метки: блоков, памяти

...к одному из 25 входов блока управления, а первый вход схемы сравнения и выходы блока управления и формирователя кодов являются соответственно входом и выходами устройства, введены блок памяти и датчик 30 временных интервалов, выход которого подключен к другому входу блока управления, выход блока памяти соединен с вторым входом схемы сравнения, а входы подключены к выходу блока управления и выходу формирователя кодов, вход которого соединен с выходом генератора случайных чисел. 40в ячейки обоих блоков памяти записываются случайные коды, распределение нулей и единиц в их ячейках произвольно,После записи блок 2 управления переводит устройство в режим считывания При этом производится сравнение информации из блоков 1 и 2. При обнаружении...

Номер патента: 940242

Опубликовано: 30.06.1982

Авторы: Дуйков, Екимов, Сайкович, Станин

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...из нее коды Хэмминга поступают на второй вход схемы 10 сравнения, на первый вход которой поступают коды Хэмминга из контролируемого блока памяти с регистра 250 (фиг. 1).Аналогично работает схема 9 сравнения, на первый вход которой с выхода формирователя 8 поступает контрольный код, выработанный из информа ции, находящейся в выходном регистре 7, а на второй вход схемы 9 сравнения - контрольный код из контроли 42 6 емого блока памяти с регистра 13(фиг. 1).Отсутствие сигналов на выходе схем9 и 1 О сравнения, следовательно, свыхода формирователя 11 соответствует тому, цто информация, хранимаяв контролируемом блоке памяти до считывания, и информация на выходе регистра 7 идентичны и при этом в режиме чтения задействованы все блокии регистры...

Номер патента: 942137

Опубликовано: 07.07.1982

Авторы: Бруевич, Воробьев, Куликов

МПК: G11C 11/406, G11C 7/08

Метки: блоках, оперативной, памяти, регенерацией

...в каждом цикле формирователь 5 вырабатывает все необходимые сигналы для режима регенерации, Таким образом, при отсутствии внешних обращений к блоку. оперативной памяти происходит непрерывная регенерация информации в нем с максимально возможной частотой. Признаком режима регенерации являются отрицательные сигналы длительностьюна выходе 9 (фиг,2) триггера 1.При появлении положительного сигнала на выходе 6 (фиг, 2), передний фронт этого сигнала совпадает с моментом готовности блока памяти к приему следующего запроса), на выходе 9 вырабатывается низкий уровень напряжения, а на выходе 11 (фиг. 2) И-НЕ 3 - вь 1 сокий,который затем поступает на первый вход элемента И-НЕ 4, на втором входе которого присутствует уровень с выхода 6 формирователя...

Номер патента: 942143

Опубликовано: 07.07.1982

Авторы: Дремов, Останков

МПК: G11C 11/00

Метки: многоустойчивый, памяти, элемент

...И-НЕ первой группы являютсявходами, а выходы элементов И-НЕвторой группы - выходами элемента па.мяти, введен дополнительный элементИ-НЕ, первый вход которого соединенс выходом пятого и вторым входом десятого элементов И-НЕ первой группы, второй вход дополнительного элемента И-НЕ подключен к первому входу первого и выходу шестого элементов И-НЕ первой группы, а выход соединен с первым входом шестого ивторым входом пятого элементовИ-НЕ первой группы и первымвходом первого и вторым входом шестого элементов И-НЕ второй группы,На чертеже изображена функциональная схема запоминающего элемента.Иногоустойчивый запоминающий элемент содержит первую группу элементов И-НЕ 1-10, дополнительный элементИ-НЕ 11 и вторую группу элементовИ"НЕ...

Номер патента: 942150

Опубликовано: 07.07.1982

Авторы: Баринов, Кимарский, Ковалдин, Кузовлев, Орликовский, Черняк

МПК: G11C 11/34, G11C 11/40

Метки: памяти, полупроводниковый, элемент

...которых соединены с эмиттерами транзисторов 4 и5, а катоды - с коллекторами.35Элемент памяти работает следующим образом.В режиме считывания информации равные токи считываниявтекают из разрядных шин б и 7 в элемент па 40 мяти. Предположим, что элемент памяти находится в состоянии, когда транзистор 5 насыщен и коллекторным током насыщает транзистор 1, Тогда транзистор 2 работает в нормальном45 активном режиме, но ток через него практически отсутствует, так как напряжение на-И-переходе эмиттербаза этого транзистора равно напряжению между коллектором и эмиттером насыщенного транзистора 1. Транзистор 4 также работает в нормапьном активном режиме. Ток через диод 9 практически отсутствует, так как напряжение на диоде равно напряжению между...

Номер патента: 942158

Опубликовано: 07.07.1982

Авторы: Крупников, Марков, Орлов, Сергеев, Суворов

МПК: G11C 29/00

Метки: блоков, памяти

...и формирует на экране прямоугольную сетку размером 16 х 16, каждыйпрямоугольник которой соответствуетодной ячейке блока 9 (или 4-разрядномуслову). Размер ячейки может менятьсяпо желанию оператора. На первых к страках (где к - размер ячейки по вертикали)адрес У остается неизменным, а адресХ циклически меняется от 1 до 16, причем после каждого цикла счета адресовХ (т.е. перебора всех 16) генератор 140вырабатывает строчный синхроимпульс;который подается на вход приемника 8.После сканирования к строк адрес У увеличивается на единицу и т.д. После сканирования всех строк, соответствующихкоординатной сетке, генератор 1 вырабатывает кадровый синхроимпульс, который подается на вход приемника 8 ипроцесс повторяется. При этом в зависимости от...

Номер патента: 942161

Опубликовано: 07.07.1982

Авторы: Вашкевич, Гурин, Коннов

МПК: G11C 29/00

Метки: блоков, дисков, памяти

...которые с задержкой на один такт сигнала 23 записываются на регистр 6. При равенстве кодов на выходах преобразователя 5 и регистра б схема 7 сравнения вырабатывает сигнал логической единицы (высокий уровень), при неравенстве - логического нуля. По сигналам 31 (фиг. 3) с выхода датчика 2 на выходе формирователя 9 вырабатываются сигналы 32 длительностью в один такт эталонного сигнала 23 (фиг. 2), которые поступают через элемент И-НЕ 11 на первый вход элемента И 12, на второй вход которого поступают сигналы с выхода схемы 7 сравнения. По сигналам с выходов блока 4 управления двоичные коды с выходов регистра б и счетчика 15 записываются в вычислитель 1 б, где вычисляются статистические характеристики контрольного сигнала на выходе...

Номер патента: 942162

Опубликовано: 07.07.1982

Авторы: Корбашов, Семин

МПК: G11C 29/00

Метки: защиты, памяти

...(цепи уста"новки в исходное узлов устройствана фиг, 1 не показаны как несущественные) регистры 2, 3 и счетчикне содержат никакой информации,блок 9 находится в состоянии ожидания сигнала с выхода элемента ИЛИ 16,Триггер 10 устанавливается по входу20 в положение, при котором открытцэлементы И 122 и закрыты элементыИ 121. На вход 19подается содержимое счетчика комайд защищаемого вычислительного устройства, на вход19,1 - сигналы обращения к памяти программ, С выхода элементов И 11 вустройство защиты поступают предва-рительно выбранные адреса команд.Адрес начальной команды черезгруппу элементов И 12 г. записывается 62 6в счетчик 1, При ненулевой информации на входах элемента ИЛИ 17 наего выходе формируется сигнал, который устанавливает...

Номер патента: 943845

Опубликовано: 15.07.1982

Авторы: Лайх, Левчановский

МПК: G11C 11/401

Метки: динамической, памяти, регенерации

...работу устройства в то время, когда нет запроса регенерации памяти, В этом случае триггеры 1-4 сброшены и синхроимпульс первой шины синхронизации 24 (ф 2-ТТЛ) установит триггер коммутации 8 в неактивное единичное состояние, Сигналы обращения к памяти Запись 18 и Чтение 19 проходят через элемент ИЛИ-НЕ 7 и устанавливают высокийфуровень напряжения на послецавательном входе 33 сдвигового регистра 10. Высокочастотные синхроимпульсы второй шины синхронизации 17 (длительность такта "-54 нс) сдвигают этот уровейь, который, появившись на шине 39, разрешает работу дешифратора блоков памяти 14, выходы которого в свою очередь, пройдя через элементы ИЛИ 15, стробируют и записывают младшие разряды адреса МП АО-Аб (36) на внутренний регистр...

Номер патента: 943847

Опубликовано: 15.07.1982

Авторы: Срибнер, Шраго

МПК: G11C 17/00

Метки: блоков, записи, информации, накопители, памяти, постоянных

...могут бытьвыполнены подпружиненными.25 На чертеже изображена конструктивная схема устройства, вариант сподпружиненными штырями.Устройство состоит нз ванн сприпоем 1, образующих общие контакт ные шины, трубчатогО нагревателя 2,943847 4 е формула изобретения 622 Подписно иниал ППП "Патент", г, Ужгород, ул. Проектнаясменной перфокарты 3, штекеров 4, диодами 5. Штекера 4 могут снабжаться пружинами б, помещенными в кожух 7, В варианте выполнения устройства без пружин, пружины б и кожух могут отсутствовать, 5При работе устройства смена перфокарты 3 производится следующим образом.Включается нагреватель 2. После прогрева плавится припой 1, штекера 10 4 отводятся от перфокарты 3 (например, отводом общего кожуха 7, с которым соединены штекера...

Номер патента: 945904

Опубликовано: 23.07.1982

Авторы: Волох, Кулаков, Лось, Рябцев, Холохолов, Шамарин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...а регистра 8 - 00111111111111.В программе проверки также должна быть занесена команда, по которой производится анализ сигнала сравнения регистров 17 и 9.По сигналу пуска устройства в одном иэ программных регистров 13 устанавливается адрес ячейки памяти, с которого начинается программа проверки. Код адреса поступает в накопитель 12 для выборки информации. Информация из накопителя 12 поступает на дешифратор 11, где определяется признак команды и условия для считывания следующей команды, которые поступают на регистры 13, запоминаются там и выдаются в накопитель 12, из которого новая информация снова поступает на дешифратор 11. В процессе считывания информации устанавливается начальный и конечный адреса ячеек памяти проверяемой...

Номер патента: 947789

Опубликовано: 30.07.1982

Авторы: Ворожеев, Лучин, Панов

МПК: G01R 31/28

Метки: интегральных, памяти, схем, функционирования

...каскады 2, ,2 п , предназначенные для 35усиления согласования и развязкивходных сигналов с блока 3 заданиявходных воздействий, компараторы 4,,4 и данных аппо количеству контролируемых схем), блок 5 задания ожи даемой информации, регистры ббйпамяти результатов контроля, служащие для хранения информации о результатах проверки каждой схемы,блок 7 управления и ЭВМ 8. На чертеже для простоты понимания предлагаемого решения не показаны режимные источники питания, коммутаторывыводов испытуемых БИС, устройствасогласования уровней (БИС - транслято 50ры сигналов), блок формирования рабочей частоты и строб-импульсов, блокфОрмирования адресных сигналов.Устройство работает следующимобразом.КонтролируемЯе БИС ОЗУ помещаются 55в подключающие...

Номер патента: 947908

Опубликовано: 30.07.1982

Авторы: Агошков, Васин, Грабаров

МПК: G11C 8/00, H03B 5/04

Метки: блоков, выборки, генератор, информации, памяти, устройства

...тока содержит транзисторы 1 и 2, трансформатор 3 с первичной 4 и вторичной 5 обмотками, токозадающий резистор 6, основной источник 7 питания, дополнительный источ О ник 8 питания, переключатель 9, бал947908 Формула изобретения ВНИИПИ ЗаТираж 622 з 5659/7 одписное ластные резисторы 10 и 11, шину 12 нулевого потенциала. К выходу генератора подключена нагрузка 13. Кроме того, генератор содержит два резистора обратной связи 14 и 15, а переключатель 9 содержит третий транзистор 16 и диод 17. База транзистора 16 подключена к управляющему устройству 18.Генератор тока работает следующим образом. 10В исходном состоянии транзисторы 1 и 2 закрыты, ток в нагрузке отсутствует, коллектор транзистора 2 подключен к основному источникупитания через...

Номер патента: 949720

Опубликовано: 07.08.1982

Авторы: Губский, Дзагнидзе, Слесарь

МПК: G11C 29/00

Метки: блоках, записи, информации, памяти

...7, то по первому синхроимпульсу 17 записи в регистры 1 и 435В режиме считывания информационныевходы регистров 1 и 4 подключены к входу адреса устройства. Таким образом, по синхроимпульсам считывания на адресные входы блока 2 и накопителя 5 подаются оди 4 о наковые, а не смещенные, как в режимезаписи, адреса, по которым на информационном выходе устройства появляются записанные в блоке 2 коды, отмеченные в случае неверной записи логической 1 в контрольном разряде.Таким образом, при использовании коммутатора 3, регистра 4 и триггера 8 появляется возможность при записи сместить адреса накопителя 5 относительно адресов блока 2. Это дает возможность при применении контрольного считывания производить запись одного слова за время, равное времени...

Номер патента: 951279

Опубликовано: 15.08.1982

Авторы: Келлерман, Черкашенко

МПК: G06D 1/00

Метки: памяти, пневматический, элемент

...изменении состояния10 выхода. На чертеже изображена принципиальная схема пневматического элемента памяти.Пневматический элемент памяти содержит пятилинейный пневмораспределитель 1 с камерами управления 2 и 3, входные каналы 4-6 и два выходных канала 7 и 8Входной канал 4 пневмораспределителя 1 является включающим входом 5 элемента, канал питания 5, запертый в исходном положении, соединен с источником питания, а вентиляционный канал 6 - с атмосферой, Камера управления 3 с пружиной 9 соединена с отключающим входом К элемента, а камера управления 2 соединена с выходным каналом 7, соединенным в исходном положении с входным каналом 4, и являет ся выходом элемента у . Выходной951279 Формула изобретения Составитель О.ГудковаВолощук Техред...

Номер патента: 951388

Опубликовано: 15.08.1982

Автор: Острась

МПК: G11C 5/02

Метки: блоков, накопитель, памяти

...печатными платами установлена крепежная пластина 7,ферритовые сердечники 6, установленные на 2 оверхней и нижней поверхностях прокладок прошиты общим разрядным проводом 5, а соответствующие ферритовыесердечники 6, расположенные в основнойи дополнительной 2 коммутационных 25печатных платах, прошиты одноименнымиадресными проводами 4, соответственно в прямом 10 и в обратном 11 направлениях таким образом, что образуютсимметричные контура. ЗОНакопитель работает следующим образом,По адресным проводам 4 поступаютимпульсы полутоков, перемагничивающихферритовые сердечники 6, При считыва- знии в разрядных проводах 5 наводятсявыходные ЭДС, При записи по разряднымпроводам 5 поступают импульсы запрета, Диодные матрицы 3 обеспечиваютдешифрацию...

Номер патента: 951389

Опубликовано: 15.08.1982

Авторы: Серов, Шутова

МПК: G11C 11/406

Метки: блоке, информации, памяти, регенерации

...9 фОбращение к ОЗУ между циклами регенерации производится путем подачикода адреса на входы мультиплексора 1и подачи сигнала "Обращение к. памяти"на управляющий вход устройства. Приэтом мультиплексор 1 разрешает прохождение кода внешнего адреса от ЭВМна адресные входы ОЗУ, а на запре"щающем входе формирователя 4 отсутствует сигнал запрета обращений и внеш"ний сигнал "Обращение к памяти" пропускается формирователем 4 на выходустройства,По истечении времени хранения информации в ОЗУ блок 3 вырабатываеттактовые 1 сигналы, которые поступаютна вход счетчика 2, и сигнал запретаобращений, который поступает на запрещающий вход формирователя 4, Приэтом счетчик 2 выдает последовательно коды адреса регенерации на входымультиплексора 1, который...