Патенты с меткой «памяти»

Номер патента: 1171801

Опубликовано: 07.08.1985

Авторы: Жулинский, Сергеев

МПК: G06F 13/00

Метки: обращением, памяти

...высокий потенциал, который является сигналом обращения к памяти, а ца втором входе элемента И 6 устанавливается низкий потенциал, запрещающий обработку запроса на обра. щение к памяти от второй вычислительной машины. На выходе 30 устройства также устанавливается высокий потенциал, который используется для управления коммутатором, обеспечивающим подключение к памяти адресных и числовых шин от первой вычислительной машыны. В таком состоянии устройство находится до момента появления на входе 18 сигнала сопровождения из памяти в виде импупьса положительной поляр- . ности, который свидетельствует о том, что сигнал обращения к памяти принят и вычислительная машина может снять запрос на обращение к памяти, При появлении сигнала...

Номер патента: 1171846

Опубликовано: 07.08.1985

Авторы: Лановенко, Матков

МПК: G11C 5/02

Метки: запоминающего, памяти, постоянного, трансформаторного, устройства, элемент

...Редактор С. Патрушева Техред И. Верес Корректор С. Черни Заказ 4871/44 Тираж 584 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г, Ужгород, ул, Проектная, 4Изобретение относится к вычислительной технике и может быть использовано в постоянных запоминающих устройствах (ПЗУ) вычислительных машин.Целью изобретения является упрощение элемента памяти путем улучшения технологичности и габаритно-массовых характеристик элемента памяти,На фиг. 1 показана конструкция элемента памяти для трансформаторного ПЗУ, разрез; на фиг. 2 - сечение А - А на фиг. 1. Элемент памяти содержит корпус 1, каркас 2 с полыми выступами, на котором размещены кодовые...

Номер патента: 1171850

Опубликовано: 07.08.1985

Автор: Королев

МПК: G11C 11/40

Метки: памяти, элемент

...использовано при создании интегральных оперативных запоминающих устройств большой емкости.Цель изобретения - повышение помехоустойчивости ячейки памяти.На фиг. 1 представлена принципиальная схема ячейки памяти; на фиг. 2 ее структура с использованием диода Шоттки,Элемент ячейки памяти содержит диод 1, транзистор 2, тиристор 3, первую 4 (первая разрядная шин 3), вторую 5 (вторая разрядная шина) и третью 6 управляю. щие шины (адресная шина).Элемент памяти работает следующим образом.В режиме хранения между шинами 4 и 5 поддерживается напряжение, достаточное для бистабильного состояния. Потенциал шины 6 равен потенциалу шины 5, При этом диод 1 закрыт, так как при любом состоянии тиристора 3 потенциал его первой базы выше потенциала шины 5....

Номер патента: 1173445

Опубликовано: 15.08.1985

Авторы: Марков, Чесноков

МПК: G11C 7/24

Метки: блоках, информации, памяти, перепрограммируемых, стирания

...Изобретение относится к вычислительной технике, в частности к запоминающим устройствам ЗУ ) наМНОП транзисторах, и может найтиприменение при разработке устройствстирания. всего поля памяти в электрически перепрограммируемых блокахпамяти (ППЗУ).Цель изобретения - повышениенадежности. устройства за счет исклю Очения несанкционированного стирания информации.На чертеже схематически представ. -- лена блок-схема предлагаемогоустройства. 15Устройство содержит накопитель1, формирователь 2 адресного сигнала элемент И 3 элемент ИЛИ-НЕ 4,адресные шины 5 и шину,б управления2 ОВыход Формирователя 2 сигналастирания всего поля памяти соединенс входом общего стирания накопителя1. Входы элемента ИЛИ-НЕ 4 подключены к адресным входам накопителя 251,...

Номер патента: 1173448

Опубликовано: 15.08.1985

Авторы: Ашман, Почекуева, Сальников

МПК: G11C 29/00

Метки: запоминающее, микросхемах, оперативное, памяти

...источник 4 питания исправен, то диод б открыт и все устройство питается от указанного истач-З 5 ника, Сигнал ПН "Питание неисправно" на выходе Формирователя имеет.низкий уровень ."0" ). До прихода активного синхроимпульса СИА на соот. - . ветствующем входе устройства также существует низкий уровень О" и триггер 3 установлен в состояние "1" при этом с его выхода сигнал Е ("Запретя ) высокого уровня ("1" ) открывает элемент И 2, через который сигнал СЯ (" Выбор кристалла" ) проходит на соответствующие входы микросхем(Фиг.1 и 3 ).При отключении источника 4 напряжение на его выходе ) ьд падает и диод б запирается, в этом случае питание микросхем 1 памяти, необходимое для обеспечения хранения занесенной в эти микросхемы информации, а...

Номер патента: 1173449

Опубликовано: 15.08.1985

Авторы: Борзенков, Токарев

МПК: G11C 29/00

Метки: блоков, памяти

...коды, соответствующке разряды которых в виде потенцкалов управления поступают в источник 5 питания, термобарокамеру 6, генератор 7, блок 8 задержки и коммутатор 9, Первоначальные коды таковы,что в устройстве устанавливаетсяноминальный режим испытаний: номиналь.ные температура, давление, питание,рабочая частота испытуемого блока 11 (она же рабочая частота контроля.),акоммутатор 9 обеспечивает отключениевсех формирователей 10, которые в роде испытаний могут Формировать в отдельных участках нейтралк испытуемого блока импульсы тока, служащиедля имитации помер, В блоке 4 задаются границы проверяемого массива памяти и устанавливается циклическое выполнение выбранного режима контроля испытуемого блока 11.После этого производится запуск...

Номер патента: 1175367

Опубликовано: 23.08.1985

Авторы: Мазавоки, Риодзи

МПК: G11C 11/14

Метки: блок, доменной, памяти, питания

...входуключевого25 элемента 10, выполненного на тиристоре. Входы стабилизированных источников 1 - 3 через выключатель 11 подключены к первичному источнику 12 питания. 30Блок питания для доменной. памяти формирует на своих выходах три выходных сигнала: сигнал разрешения обращения к памяти Ме, который подается в блок управления доменнойпамятью,первый сигнал напряжения постоянного тока Е, поступающий в доменную микро- сборку и блок управления доменной памятью, и второй сигнал напряжения постоянного тока Е 1,поступающий накатуш ки возбуждения вращающегося магнитного поля. Для обеспечения надежной работы доменной памяти при аварийном отключенчи первичного источника питания указанные выходные сигналы должны возрастать (при вкпючении...

Номер патента: 1179375

Опубликовано: 15.09.1985

Авторы: Данилин, Моисеев, Попель, Простаков, Тамонин

МПК: G01R 31/3181, G06F 11/26

Метки: больших, интегральных, памяти, схем

...максимальные значения, которых могут достигать адреса Х и У, в регистры 32 и 33.После команд загрузки в программе следуют управляющие команды, соответствующие поля которых поступают на управляющие входы мультиплексоров 29, 30, 31 и тем самым коммутируют необходимые информационные входы вышеназванных мультиплексоров на вхО- ды соответствующих регистров, информация в которые записывается по тактовомч импульсу.В регистр 28 информация записывается непосредственно из памяти 27, Таким образом, регистр 48 и регистр 46 могут переписывать в себя информацию из соответствующих регистров установки или увеличивать свое содержимое на единицу или сохранять неизменную информацию. В регистр 48 информация записывается из регистра 34 или...

Номер патента: 1179432

Опубликовано: 15.09.1985

Автор: Титов

МПК: G11C 11/40

Метки: памяти, ячейка

...к 25разрядным шинам 6 и 12,Ячейка памяти работает следующимобразом.В режиме хранения информации адресная шина 9 имеет потенциал нижепорогового напряжения транзисторов 7 и 8. Если сток транзистора 1 имеет низкий потенциал, который меньше по.рогового напряжения транзистора 2, а сток транзистора 2 имеет высокий потенциал, который больше порогового напряжения транзистора 1, то это состояние сохранится неограниченное время, если ток утечки закрытого транзистора меньше тока заряда, про 40 текающего через резисторы от разрядных шин. Когда ячейка памяти не выбрана, потенциалы разрядных шин поддерживаются равными высокому уровню, напримернапряжению питания, При об 45 ращении к ячейке памяти возможен случай, когда потенциалы разрядных шин 6 и...

Номер патента: 1180747

Опубликовано: 23.09.1985

Автор: Медюх

МПК: G01N 3/20

Метки: держатель, исследования, образцов, памяти, формы, эффекта

...1, и рабочиеплоскости 10 и 11, на которых выполнены продольные пазы 12-14. Паз12 служит для фиксирования в немприжимной планки 3, а пазы 13 и14 - для размещения в них выступающих над поверхностью образца 15,прикрепленных к нему электрическихвыводов (токовых ц и ъ и потенциальных б и в), служащих для определения электросопротивления материала образца. Гибочная матрица 2имеет также криволинейный гибочныйучасток 16 ступенчатой формы с разца при деформировании, гибочная матрица выполнена в виде бруса с параллельными рабочими плоскостями,закрепленного на узкой части клина. 2личными радиусами закругления каждой ступени.Прижимная планка 3 имеет продольную выборку (не показана) глубиной,равной толщине образца 15, и шириной, равной его...

Номер патента: 1180977

Опубликовано: 23.09.1985

Авторы: Данцигер, Кит, Клевцов, Панич, Рухлядев, Самофалов, Сапожников, Фесенко, Христов, Шпак

МПК: G11C 11/22

Метки: записи, информации, памяти, сегнетоэлектрическом, считывания, элементе

...упрощениеспособа записи и считывания информации всегнетозлектрическом элементе памяти.Величина изменения емкости у современныхсегнетоэлектрических конденсаторов в поляризованном и деполяризованном состоянияхдиэлектрика достигает 50 - 80%. ОНа практике способ реализуется тем, что кпаре, состоящей иэ сегнетоэлектрнческогоэлемента памяти, который находются в поля.ризованном или деполяризованном состояниипоследовательно соединенного с ним элемента 15с постоянными электрическими параметрами,например конденсатора,прикладывают корот.кий импульс напряжения считывания,гНапряжение считывания делится на этихэлементах в зависимости от их электрическихпараметров. По величине напряжения, снимаемого с лю. бого элемента пары и зависящего от емкэс-...

Номер патента: 1180978

Опубликовано: 23.09.1985

Автор: Синеокий

МПК: G11C 11/34

Метки: памяти, элемент

...памяти работает следующим 20образом.В режиме хранения одна из пар транзисторов 1, 3 или 2, 4 открыта, обеспечивая темсамым закрытое состояние другой пары транзисторов. При этом соответствуюшая параограничено насыщена, благодаря действию об. ратной связи - соединению эмиттеров третьего .и четвертого и -р-п -транзисторов 5 и 6,При этом эффективность цепи обратной связиопределяется уровнем инверсного коэффициен: 3та усиленияЯ;л-р-п- транзистора 5, поскольку уровень прямого коэффициента усиления, о-р-.п-транзистора 6 существенно выше /3, т е /3 я 3;Таким образом, пассивное, закрытое плечо элемента памяти через,1 э.р- О -транзистор 6 ограничивает степень насыщения пар транзисторов. Это способствует повышению помехоустойчивости элемента памяти...

Номер патента: 1180980

Опубликовано: 23.09.1985

Авторы: Ботвиник, Еремин, Кузовлев

МПК: G11C 11/40

Метки: памяти, элемент

...представлена электрическаясхема элемента памяти,Элемент памяти содержит тиристор 1,, транзистор 2 записи, шину 3 записи, шину4 выборки, второй ключевой транзистор 5, 10адресную шину 6, шину 7 записи-считываЭлемент памяти работает следующим обраэом.В режиме хранения информации устойчивость выключенного состояния обеспечиваетсявторым ключевым транзистором 5, которыйв этом случае выключен, и поэтому анод тиристора 1 не подключен к адресной шине 6.В этих условиях включение тиристора 1 20невозможно, Устойчивость включенного состояния обеспечивается протеканием через тиристор 1 тока, большего или равного токуудержания. Ток включенного состояния протекает по цепи: адресная шина 6, эмиттер. 25коллектор второго ключевого транзистора...

Номер патента: 1180981

Опубликовано: 23.09.1985

Авторы: Ботвиник, Еремин, Кузовлев

МПК: G11C 11/40

Метки: памяти, элемент

...электрическая схема элемента памяти,Элемент памяти содержит тиристор 1, 1 О транзистор 2 записи, шиву 3 записи, шину 4 выборки, ключевой транзистор 5, адресную шину б, шину 7 записи-считывания и диод 8.Элемент памяти работает следуюцшм образом, 15В режиме хранения информации устойчивость выключенного состояния обеспечивается ключевым транзистором 5, который в этом случае выключен, и поэтому анод тиристора 1 не подключен к адресной шине 20 б, В этих условиях включение тиристора 1 невозможно, Устойчивость включенного состояния обеспечивается протеканием через тиристор 1 тока большего или равного току удержания. Ток включенного состояния про текает по цепи; адресная шина б, эмиттерколлектор ключевого транзисторе 5, анод-катод тиристора 1,...

Номер патента: 1180985

Опубликовано: 23.09.1985

Авторы: Беккер, Дюсенова, Миронцев, Петухов, Слудняков

МПК: G11C 29/00

Метки: микросхем, памяти

...вход которого соединен с выходом преобразователя механических колебаний,Изобретение относится к вычислительной технике, а именно к устройствам для контроля памяти, и может быть ислользовано при контроле качества программирования микросхем 5 постоянной памяти.Цель изобретения - повышение точности контроля программируемых микросхем за счет отбраковки микросхем с разрушенньви перемычкамй. 0На чертеже представлена Функциональная схема устройства для контроля микросхем памяти,Устройство содержит блок 1 формирователей кода числа, блок 2 дис криминаторов, контактирующую колодку 3, преобразователь 4 механических колебаний, усилитель 5, блок 6 сравнения, триггер 7, блок 8 индикации, блок 9 коммутаторов. 20Устройство работает следующим образом В...

Номер патента: 1182526

Опубликовано: 30.09.1985

Авторы: Агеенко, Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко, Шех

МПК: G06F 11/26

Метки: блоков, бортовых, испытаний, памяти, эвм

...схемы блока 4 формирования контрольного кода для случая, когда в качестве контрольного кода используется шахматный код.Блок 4 формирования контрольных кодов (фиг.4) формирует на выходах20 29 прямой (обратный) шахматный код 10101101 (010101010) при единичном (нулевом) состоянии триггера 61, который срабатывает по тактовому импульсу с входа 41 при наличии раз 5 решающего сигнала с выхода 27.9 блока 3 управления.Делитель 5 частоты предназначен для формирования тактовых синхроим-. пульсов.Блок 6 индикации предназначен для отображения соотношения объекта контроля и системы.Счетчик 7 (фиг.1) предназначен для задания адреса обращения к блоку 2. С группы выходов 33 снимаются информационные сигналы. Выход 32 предназначей для выдачи...

Номер патента: 1182579

Опубликовано: 30.09.1985

Авторы: Скляр, Трусфус, Шагивалеев, Ярмухаметов

МПК: G11C 15/00

Метки: ассоциативной, информации, памяти, считывания

...с положительнымоткликом на поиск по ассоциативномукритерию. На выходах 10 и 11 элементов 21 и 22 формируется адрес этойячейки (под первой ячейкой понимается здесь ячейки с меньшим адресом).В случае использования устройствав системах управления входной код поступает с регистра управляющих признаков или регистра прерывания (не показаны). 55Если входной код содержит единичные разряды, то элемент ИЛИ 18 формирует единичный сигнал на выходе 9. 579 2Этот сигнал используется при построении многоуровневой структуры устройства. Код указателя в устройстве формируется элементами И 13-17 под управлением запрещающих сигналов (потенциалов логического нуля), Запрещающиесигналы и код адреса формируются элементами ИЛИ 19, 20 и элементами НЕ 21,22....

Номер патента: 1184011

Опубликовано: 07.10.1985

Авторы: Березин, Королев, Онищенко

МПК: G11C 11/40

Метки: памяти, элемент

...входом 5элемента памяти, 20В режиме хранения на втором управлякщам входе 5 и выходе 3 поддерживаетя положительный потенциал О == Ь,. по отношению к первомутрправляощему входу 2 где- поГ 0роговое напряжение при переключениидгода г проводящее состояние, 3 г - напряжение на открытом переходе транзистора 1, Оба перехода транзистораоказываются закрытыми, поэтому 30элемент практически не потребляетмощности в режиме хранения.Пусть состояние элемента различается следукщим образом: "О" - диод 4 имеет выпрямленную характеристику, "1" - диод 4 находится в проводящем состоянии, Для записига первый управляющий вход 2 подается голгжггтелг етый импульс полуеыборки, а на второй управляющий вход 5 - 40отрицагельный. Амплитуда обоих импуль.сов с...

Номер патента: 1184014

Опубликовано: 07.10.1985

Авторы: Абрамов, Тихомиров

МПК: G11C 29/00

Метки: памяти, постоянной

...же, для случая распозна бвания ненулевого состояния разрядоврегистра 11 сдвига.Устройство работает следующим образом.Входную последовательность двоичных сигналов с ошибками П,ц соответствующую ячейкам блока 13, можнопредставить как сумму по модулю дваправильной входной последовательности 11 и последовательности ошибок По,а результирующее значение на выходерегистра 11 - сигнатура последовательности Пбудет равно бовать выполнение условия СрФО, Поэтому все коды входной последовательности, идентифицируемые нулевым состоянием разрядов регистра 11, образуют множество нераспознаваемых кодов. Это снижает достоверность контроля.Если входные последовательностиотличаются хотя бы одним битом, тоотличаются их остатки от деления,получающиеся в...

Номер патента: 1185395

Опубликовано: 15.10.1985

Автор: Топорков

МПК: G11C 11/14

Метки: адресации, доменах, магнитных, памяти, цилиндрических

...34устройства на выходе элемента И 24возникает сигнал логической "1" итриггер 59 (Фиг. 4) по входу 51разрешения счета переводится в состояние "1", на выходе 52 блокировкисчета - уровень "0" и синхроимпульсы С 1 не проходят на счетный входсчетчика 58 (фиг. 3).Поскольку сигнал логической "1"на единичном выходе триггера 59 воз 40никает после окончания действия сиг.нала переноса на выходе 49 счетчика 20 (триггер 59 - двухступенчатый),то счет начинается не с 342-го синхроимпульса С 1 на входе 31, ас 343-го. Поэтому модуль пересчета 11равен не 171, а 170, т.е. 1 ц ==М +М +1=513. При появлении сигнала2переноса на выходе 50 триггер 59по К-входу устанавливается в "0",на выходе 52 - уровень "1" (сигналблокировки счета снимается и по следующему...

Номер патента: 1188738

Опубликовано: 30.10.1985

Авторы: Барсуков, Завгородний, Мурин

МПК: G06F 9/50

Метки: доступа, запросов, обслуживания, памяти, прямого

...и второй 17 элементы И и вход 18 выборки устройства. Каждый блок очередности содержит регистр 19, первый элемент ИЛИ 20, элемент 21 задержки, второй элемент ИЛИ 22 и каналы 23. В каждом канале имеется первый блок элементов И 24, регистр 25, схема 26 сравнения, второй блок элементов И 27, блок 5 10 15 20 с группой входов выходного регистра, группа выходов которого соединена с группой информационных выходов устройства и второй группой входов схемы сравнения, выход сигнала Больше или равно которой соединен с управляющим входом первого блока элементов И, выход сигнала Меньше схемы сравнения подключен к управляющему входу второго блока элементов И, выходы регистров первых каналов первого и второго блоков очередности соединены с группами...

Номер патента: 1188788

Опубликовано: 30.10.1985

Автор: Финаревский

МПК: G11C 11/14

Метки: доменной, информации, памяти, переадресации

...хранения во всех микро- сборках ЦМД, 1 на выходе БППсоответствует годному регистру хранения, 0 - дефектному регистру хранения.Первый бит карты годности соответствует первому регистру хранения первой микросборки ЦМД, восьмой бит карты годности - первому регистру хранения восьмой микросборки ЦМД, девятый бит карты годности - второму регистру первой микросборки и т. д., т. е. первые восемь разрядов карты годности соответствуют первым регистрам хранения параллельно работающих микросборок ЦМД, а 1-е восемь разрядов карты годности соответствуют 1-м регистрам хранения микросборок ЦМД.На фиг, 3 приведена временная диаграмма переадресации информации в режиме записи информации в микросборки ЦМД.Отсутствие сигнала Сц 4 разрешает считывание...

Номер патента: 1191944

Опубликовано: 15.11.1985

Авторы: Бабаев, Бакакин, Беседин, Исаев

МПК: G11C 29/00

Метки: памяти, постоянной

...второго блока сравне ния, первый вход которого соединен с выходом регистра адреса, первый и второй входы которого соединены соответственно с третьим и четвертым выходами блока элементов коммутации, пятый выход которого соединен с пятым выходом блока управления и блока формирования управляющих сигналов, первый выход которого соединен с вторым входом формирователя адресных сигналов, второй выход формирователя управляющих сигналов соединен с шестым входом блока управления, третий выход формирователя управляющих сигналов соединен с входом элемента задержки и первым входом дешифратора, второй вход дешифратора, первый вход коммутатора и второй1191944 вход второго блока сравнения соединены с формирователя адресных сигналов и четвыходом...

Номер патента: 1193312

Опубликовано: 23.11.1985

Авторы: Дудоров, Неумоина, Пяткина

МПК: F15C 3/04

Метки: памяти, пневматическое

...13035, Москва, Ж - 35, Раушская наб., д. 4/5 филиал ППП Патент, г, Ужгород, ул. Проектная, 4Изобретение относится к области приборостроения, а именно к пневматическим устройствам для хранения дискретной информации.Целью изобретения является повышение надежности.На чертеже приведена принципиальная схема предложенного устройства.Устройство содержит первь 1 й и второй одномембранные элементы 1 и Яс пружинами в глухих камерах и дроссель. 3 Установочный вход Рв связан с протОчными камерами одномембранных элементов 1 и 2 непосредственно и через. дроссель 3 - с атмосферой. Глухая камера первого одномембранного элемента 1 связана с выключающим входом Рвы , а сопло - с каналом питания. Глухая камера второго одномембранного элемента 2 соединена с...

Номер патента: 1193729

Опубликовано: 23.11.1985

Авторы: Вариес, Култыгин

МПК: G11C 21/00

Метки: динамической, информации, памяти, регенерации

...входа коммутатора 10, а в блоке 7 - на вторые входы элементов И 26, 29 и 35. При этом через коммутатор 2 на информационные входы регистра 1 поступают сигналы с выхода счетчика 3, на информационные входы регистров 5 и 8 поступает нулевая информация, так как на одиннадцатом и двенадцатом входах устройства нулевая информация.По ВИ 2 в блоке 7 формируется управляющий сигнал записи в регистры 1, 5 и 8 (цепь - элементы И 26, ИЛИ 18, третий выход блока 7), при этом в регистр 1 записывается информация, соответствующая состоянию счетчика 3 (т,е. номер строки, по которой должна производиться регенерация), а в регистры 5, 8 - нулеваяства по первому варианту - очередной (штатная регенерация)информации - представлена на фиг. 3, В этом...

Номер патента: 1195392

Опубликовано: 30.11.1985

Авторы: Абрамов, Тихомиров

МПК: G11C 29/00

Метки: памяти, постоянной

...Устройство содержит генератор 1 гистром 11 сдвига с синхросигналов, первый 2, третий 3 ными связями через и второй 4 счетчики, память 5 эта- модулю два на харак лонных результатов контроля, стековую 15 многочлен регистра память 6, первый 7 и второй 8 эле- многочлен максималь менты задержки, блок 9 сравнения, соответствующий стр коммутатор 10, регистр 11 сдвига, связей. При этом по сумматор 12 по модулю два и регистр ной последовательно(хранения 13 результата контроля. 20 сдвига содержит дво Объектом контроля является постоян- татка, который зало ная память 14, включающая группу ром 13 хранения рез элемечтов И 15, группу формировате- налу переполнения п лей 16, накопитель 17 и группу лоро- ка 2, после чего ре говых элементов 18. 25...

Номер патента: 1198526

Опубликовано: 15.12.1985

Автор: Павел

МПК: G06F 12/00

Метки: адреса, внешней, выбора, памяти

...обработанной ячейки внешней ступени запоминающего устройства )подключена к второй группе входов 15, - 15. К входов схемы 1 сравнения. Вход 16 запроса на выборку страницы подключен к входу элемента И 5. Выходы 17.1-17,М мультиплексора являются адресными выходами устройства. Устройство работает следующимобразом,В момент, когда внешняя запоминающая ступень может осуществитьзапрос на выборку соответственнона перенос новой страницы, в устройство выбора адреса запоминающейсистемы передается весь фронт входных запросов, которые передают всезапросы на передачу новой страницы,и все запросы на выборку выделеннойстраницы.Адреса вызванных запросомстраниц этогй фронта последовательно подаются на первую группу входов. 10.1 - 1 О.Ы сигнала и...

Номер патента: 1198565

Опубликовано: 15.12.1985

Авторы: Агибалов, Горшков, Невский

МПК: G11C 8/00

Метки: адресации, блоков, памяти

...дешифратора 6 поступает иа входы всех элементов И 7 1-го столбца. На первом входе элемента И 7. присутствует сигнал высокого уровня, поступающий с выхода первого элемента И 3, на втором входе - сигнал высокого уровня, поступающий с 1-го выхода дешифратора 6, а на остальных входах - сигналы высокого уровня, поступающие с инверсных выходов соответствующих триггеров 8, определяющих занятость блока памяти, Таким образом, только на выходе элемента И 7 в данном такте присут 11ствует сигнал высокого уровня. Сигнал высокого уровня с выхода элемента И 71 поступает на прямой11вход триггера 8 и переводит его в11единичное состояние, что соответствует занятости первого блока памяти. Этот же сигнал поступает на 1 -й вход элемента ИЛИ 9 , с выхода...

Номер патента: 1200340

Опубликовано: 23.12.1985

Авторы: Березин, Королев, Онищенко

МПК: G11C 11/40

Метки: многостабильный, памяти, элемент

...7,Первые й -1 э -й- и-йтранзистор.ры 1 и 2 образуют первую инжекционную структуру, а вторые Р -и- й- и-птранзисторы 3 и 4 образуютвторую инжекционную структуру.ЮСостояние элемента памяти можноразличать следуюппэм образом: наличие заряда на барьерной емкости С 1центрального перехода первой инжекционной структуры и на барьерной емкости Сг второй инжекционной структуры. соответствует состоянияю "0",С 1 разряжена, Сг заряжена - соответствует состоянию "1", обе емкостиС 1 и С разряжены - состояние "2".В режиме хранения на всех шинах 5,следовательно, ток через элементпамяти не течет, и мощность не потребляется. Для записи "2" потенциал шины разрядной 6 снижается на,Ц, где 0" - напряжение на открытомР-В-переходе. При этом эмиттер вто,рого и...

Номер патента: 1200347

Опубликовано: 23.12.1985

Авторы: Андреев, Иванов, Романов

МПК: G11C 29/00

Метки: адресных, блоков, памяти, цепей

...блоке 6 формируется первый адрес (например, логический О), который с его третьего выхода поступает на адресный вход 30 первого 14 и второго 15 блоков оперативнойпамяти. Если отказов нет, то на выход 33 поступает сигнал логической 1и на третьем выходе логического блока 6 формируется второй адрес (логическая 1). Кроме того, с второго выхода блока 6 управления, в каждом такте считывания тестового числа из контролируемого блока 16 памяти, на вход 29 записи - считывания первого 14 и второго 15 блоков оперативной памяти поступают сигналы записи. Одновременно с выходов счетчика 1 адреса п-разрядный код адреса поступает на вторые входы и элементов И второй группы 9 и на входы и элементов НЕ 7. С выходов элементов НЕ 7 инвертированный...