Патенты с меткой «памяти»

Номер патента: 841065

Опубликовано: 23.06.1981

Авторы: Обухович, Семавин

МПК: G11C 29/00

Метки: защиты, памяти

...ячейкам памяти.Счетчик 12 предназначен для подсчета числа неудачных попыток обращений к закрытым ячейкам памяти и для регистрации в блоке 1 регистрации адреса.Устройство работает следующим образом, В начальном состоянии производится установка триггеров 4, для чего на шины 9 подаются коды адресов ячеек памяти, доступных данной программе. При этом на соответствуюших выходах дешифратора 2 появляются сигналы, которые через ключевые элементы 3 устанавливают соответствуюшие триггеры 4 в единичное состояние, подготавливая тем самым срабатывание элементов И 5. Триггеры 4 в единичном состоянии определяют допуск к соответствуюшим ячейкам памяти.Кодовый адрес запрашиваемой ячейки поступает в блок 1 и дешифратор 2. На соответствуюшеи выходе...

Номер патента: 842839

Опубликовано: 30.06.1981

Авторы: Асланян, Оганесян

МПК: G06G 5/00

Метки: блок, памяти, пневматический

...манометра, а камера между корпусом повторителя и дополнительной мембраной 11 соединена через дроссель 12 с выходным каналом Рь,Повторитель 9 установлен со сдвигом по давлению изменением положения по высоте его корпуса относительно глинусовой камеры 4 дифференциального манометра. Будем считать, что при таком сдвиге обеспечивается неравенство Р, Р.Электропневмопреобразователь 7 получает периодически. электрический сигнал от первого электрического реле, связанного с пусковой кнопкой расходомерной установки, который 40 преобразует в пневматический тактовый сигнал Р , Электропневмопреобразователь 8 получает пЕриодически электрический сигнал от второго электрического реле, связанного с ра ботой элемента 2 сравнения, и преобразует его в...

Номер патента: 842954

Опубликовано: 30.06.1981

Авторы: Авсеев, Балабин, Милославов

МПК: G11C 7/00

Метки: выборки, дляблоков, памяти, формирователь

...точка 12 связи третьего и четвертого резисторов 1 О и 11 является входом формирователя тока выборки. Нагрузка 8 в состав предлагаемого устройства не входит и изображена на чертеже лишь для пояснения работы формирователя. 5 1 О 15 20 25 30 35 4Формирователь тока выборки работает следующим образом.В статическом состоянии, т.е. при отсутствии сигналов выборки потенциал точки 12, определяемый исходным состоянием выходного каскада логической схемы управления, низкий и транзистор 3 транзисторного ключевого входного каскада 1 находится в режиме отсечки; Транзистор 4 транзисторного ключевого выходного каскада 2 находится также в режиме отсечки, что обеспечивается выбором определенного номина. - ла первого резистора 5, При поступлении на вход...

Номер патента: 842966

Опубликовано: 30.06.1981

Автор: Лебедев

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...прохождениеинформационного сигнала ао входа 9 ячейки памяти через второй элемент И 4 на выход 7 ячейки памяти.Если по шине управления 9 поступаетлогическая единица то она через инвертор 5 запрещает на элементе И 3 прохождение информационных сигналов, поступающих со входа 9 ячейки памяти. Таким образом, информационные сигналы через первый элемент И 3 не пройдут на последовательно соединенные элементы 1.1 - 1.К памяти. В то же время логическая единица,поступающая по шине управления 9 разрешает прохождение информационного сигнала со входа 9 ячейки памяти через второй элемент И 4 н элемент ИЛИ 6 на выход7 ячейки памяти без задержки на какое-либо число тактов по отношению к входномусигналу. где / - число последовательно соединенных, ячеек...

Номер патента: 842976

Опубликовано: 30.06.1981

Авторы: Андреева, Городний, Корнейчук, Лазинцев, Орлова, Палкин, Рудниченко, Рычагов

МПК: G11C 29/00

Метки: блоке, исправления, ошибокв, памяти

...в блок 19 памяти по адресу, хранящемуся в его регистре 20 адреса.В цикле чтения считанное информационное слово поступает в регистр 1 прямого кода, а с его выхода - на сумматоры 3 по модулю два, которые формируют контрольнЫе разряды в соответствии с алгоритмом образования кода Хэмминга., В случае отсутствия ошибок во всех контрольных разрядах информационное слово с первого выхода регистра 1 прямого кода через первый элемент И 8, элемент ИЛИ 10 и выходной регистр 11 поступает на первый информационный выход 14 устройства.Если же искажающие информацию отказы имеют место, то по сигналам блока 4 управления осуществляется коррекция считанной информации. Для этого с регистра 1 прямого кода снимается инверсное значение информационного...

Номер патента: 845287

Опубликовано: 07.07.1981

Автор: Лукшанов

МПК: H03K 19/16

Метки: памяти, энергонезависимая, ячейка

...шине 15 сброса 9 на нулевой вход триггера 1 поступает импульс устанавливающий триггер 1 в состояние "0".Если триггер 1 до отключения питания находился в единичном состоянии, ,то после установки триггера 1 в "0" с приходом импульсов по шинам перемагничивания 8 и шине разрешения 10 на выходе элемента И-НЕ 5 вырабатывается импульс (фиг. 2, 11), устанавливающий триггер 1 в состояние "1".Это происходит следующим образом. При поступлении импульса по шине 8 уровень "0" устанавливается на выходе элемента И-НЕ 3. В левой (фиг, 1) половине обмотки появляется ток, по 30 отношению к которому обмотка обладает большим индуктивным сопротивлением, т,к, до отключения питания сердечник был в состоянии "1". Падение напряжения в левой половине обмотки 35...

Номер патента: 847373

Опубликовано: 15.07.1981

Авторы: Бычков, Попов, Рыбальченко

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, элемент

...эмиттеры которых подключены к шине тактовых импульсов, коллекторы р-и-р-транзис-торов соединены с первыми коллекторами п-р-и-транзисторов и с информационными входами элемента памяти, вторые коллекторы и-р-п-транзисторовсоединены с выходами элемента памяти, введен диод, анод которого соединен с базами р-п-р-транзисторов,а катод - с шиной нулевого потенциала.На чертеже представлена электрическая схема элемента памяти,Схема содержит два и-р-и-транзистора 1 и 2, два р-и-р-транзистора 7373 Ф 3 и 4, шину 5 нулевого потенциала,шину 6 тактовых импульсов, информационные входы 7 и 8, выходы 9 и 1 О элемента памяти и диод 11.Элемент памяти функционирует сле" дующим образом,При подаче тактового импульса ТИ на эмиттеры...

Номер патента: 849297

Опубликовано: 23.07.1981

Автор: Барашенков

МПК: G11C 11/406

Метки: блоках, восстановления, информациив, памяти

...начальное состояние. Во внешнее устройство по шине 8 разрешения обращения выдается сигнал разрешения обращения к внешнему блоку памяти (не указан), в котором производится адресная регенерация информации, а на управляющий вход счетчика 2 40 подается сигнал, переводящий счетчик 2 в режим суммирования сигналов 1. Работа с внешними устройствами определяется сигналом обращения, который может приходить на шину 10 обращения при наличии сигнала разрешения обращения на шине 8, приходя щего одновременно с синхронизирующими импульсами. При наличии сигнала обращения к накопителю 1 на шине обращения 10 через адресный коммутатор 5 на выходные адресные шины 7 пропускается код адреса50 внешнего устройства, поступающего по входным адресным шинам 6, а при...

Номер патента: 849308

Опубликовано: 23.07.1981

Авторы: Каткова, Мхатришвили, Папина, Фокин

МПК: G11C 29/00

Метки: вблоках, информации, коррекции, памяти, постоянной

...массиву, размером в 4 слова, соответствует определенный разряд второго блока памяти.При этом первым 8-ми массивам соответствует 1,8 разряды, вторым 8-ми массивам 916 разряды, третьим 8"ми массивам 18 разряды второго слова и т.д. При этом, в случае внесения коррекции в одно слово или несколько слов любого массива ПЗУ. (где корректируемое слово обозначается. знаком - х), в соответствующие адрес и разряд второго блока 2 памяти записывается "1, а в противном случае "О". Кроме того, каждое слово блока 2 памяти для каждых изупомянутых восьми разрядов, содержит адрес в блоке 1 памяти первого из корректированных массивов, т,е. из числа указанных 8-ми массивов.На адресные шины 8-11 и шину 12 уст ройства в корректируемый блок 7 постоянной памяти...

Номер патента: 851495

Опубликовано: 30.07.1981

Автор: Фойда

МПК: G11C 16/04, G11C 19/28

Метки: памяти, регистра, сдвига, ячейка

...1 - 5, шину 6 нулевого потенциала, тактовые шины 7 и 8, информационные входы 9 и 10 ячейки памяти, выходы 11 и 12, инжекторы 13 - 17.Работу ячейки памяти рассмотрим на примере регистра сдвига.Предложим, что в момент времени Т 1 (фиг. 2) регистр находится в следующем 4 О состоянии: низкий потенциал на базах транзисторов 2, 3 и 5 первой и второй ячеек памяти и базах транзисторов 1 и 3 третьей ячейки памяти, а высокий потенциал - на базах транзисторов 1 и 4 первой и второй ячеек памяти и базах транзисторов 2, 5 45 и 3 третьей ячейки памяти.В момент Т 2 на тактовую шину 7 приходит первый отрицательный импульс, который поступает на базы транзисторов 2 ячеек памяти и вызывает на базе транзистора 1 третьей ячейки памяти в момент...

Номер патента: 853626

Опубликовано: 07.08.1981

Авторы: Келлерман, Сметанка, Черкашенко

МПК: G06D 3/00

Метки: памяти, пневматический, элемент

...1 с камерами управления 2 и 3 имеет включающий Я и отключающий К входы. Пневмораспределитель 1 содержит три входных канала 4, 5, 6 и два выхода (выходных канала) 7 и 8. Входной канал 4 пнезмораспределителя 1 является включающим входом 5 элемента, канал питания 5 (запретный в исходном положении) соединен с источником питания, а вентиляционный канал 6 соединен с атмосферой. Камера управления 3 с пружиной 9 соединена853626 формула изобретения ьО.Гуйкас Составител Техред А. Бо Тираж 745 осударственного ам изобретений ва, Ж - 35, Рау атент, г. УжгоРедактор Л. УтехиЗаказ 564/24ВН Синицкая КорректоПодписнокомитета СССРи открытийшская наб., д. 4/5род ул Проектная ИИПИ по д13035, Мо лиал ПППс отключающим входом К элемента, а...

Номер патента: 858102

Опубликовано: 23.08.1981

Авторы: Игнатенко, Кузовлев, Либерман, Федонин, Чернихов, Черняк

МПК: G11C 11/34

Метки: интегральный, памяти, элемент

...то вРемЯ как к анодУ тиристора 17 сброса приложено только импульсное трапецеидальное напряжениеОп , т.е. в каждом периоде напряженйя Оимеется интервал времени,когда оно было равно нулю,В интервале времени, когда напряжение питания Оп. равно нулю, а напряптжение У - номинальному значению и внэлемент памяти не занесена информация,транзистор 28 препятствует протеканиютока по цепи: О д- резистор 18-диод20-резистор 16- Оп , в результатечего в интервале времени между сбросоми записью информации элемент не потребляет мощности.Устойчивость тиристора 1 записи ксамопроизвольным включениям из-за эффектав выключенном состоянииаообеспечиьается подачей на- базуэтого тиристора через резистор 5 идиод 4 в проводящем направлении постоянного напряжения для...

Номер патента: 858106

Опубликовано: 23.08.1981

Авторы: Брайловский, Крылов, Лазер, Лиогонькая

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...к третьей шине управления,овыход второго элемента И-НЕ соединенс пятым входом третьего триггера, второй выход которого подсоединен ко второму выходу ячейки памяти, соответствующие информационные входы которой соединены с входами первого триггера.На фиг. 1 изображена функциональнаясхема предложенной ячейки памятия нафиг. 2-вариант построения реверсивногорегистра сдвига на предложенной ячейкепамяти.Ячейка памяти содержит триггеры 1-3,выполненные соответственно на элементахИ-НЕ 4 и 5, 6 и 7, 8 и 9, элементы35И-НЕ 10 и 11, шины 12-14 управления,информационные входы 15 и 16 и выходы17 и 18 ячейки памяти. Триггеры 1 - 3выполнены по схеме -триггера,Ячейка памяти функционирует следу Оющим образом,Работу рассмотрим на примере функционирования...

Номер патента: 858115

Опубликовано: 23.08.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...двоичного числа, выходы которого подключены к одним из входов блока сравнения, информационные выходы сумматора соединены с другими входами бло-,ка, сравнения, выход которого соединен с вы ходом устройства, введен счетчик, вход которого соединен с выходом переноса единиц.сумматора, а выходы счетчика соединены ссоответствующими входами сумматора,На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит контролируемыйблок постоянной памяти Л, сумматор 2,счетчик 3, блок сравнения 4, блок установки контрольного двоичного числа 5и шину разрежения сравнения 6.Устройство работает следующим образом.При подаче на вход блока памяти Лпоследовательно изменяемого кода ацреса и импульса запроса с выхода блокапамяти...

Номер патента: 862233

Опубликовано: 07.09.1981

Авторы: Авдеев, Галин, Кардаильский, Скворцов

МПК: G11C 5/00

Метки: блоков, извлечения, памяти, разрыва, струн, технологических

...и извлечения технологических струн из блоков памяти, вид сверху.862233 Формула изобретения Составитель В. Вакар Редактор Л. Утехина Техред А. Бойкас Корректор Ю.Макаренко Заказ 6624/48 Тираж 645 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патен, г. Ужгород, ул. Проектная, 4Приспособление содержит неподвижный зажими подвижный зажим 2, перемещающийся по ходовому винту 3 и направляющим 4 вращением шкива 5; нагревательный элемент, выполненный из нихромовой проволоки 6, натянутой между стойками 7 и подключенной к источнику электрического тока (на чертеже не показан), Чтобы проволока не провисала при нагреве и всегда касалась технологических струн 8...

Номер патента: 862239

Опубликовано: 07.09.1981

Автор: Булычев

МПК: G11C 29/00

Метки: блоков, памяти

...1 не выдает импульса обращения на выход 3 устройства и на вход делителя частоты 4, регистр адреса 5 и формирователь 7 выдают начальные коды на информационный вход 9 поступает из контролируемого блока памяти начальный код, триггер 11 установлен в единичное состояние, счетчик 13 - в нулевое состояние (цепи установки устройства в исходное состояние на чертеже не показаны) .На время контроля всего массива проверяемого блока памяти подается на управляющий вход 2 устройства импульс запуска, по которому генератор импульсов 1 выдает импульсные сигналь 1, которые поступают на выход 3 и используются в качестве импульсов обращения к проверяемому блоку памяти, и одновременно через делитель частоты 4 на вход 6 регистра адреса 5, работающего в...

Номер патента: 868836

Опубликовано: 30.09.1981

Авторы: Бычков, Пономарев, Фомичев

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, ячейка

...коллектором первого двухколлекторного п-р-п-транзистора, коллектор первого п-р-п-транзистора соединен с базой второго двухколлекторного и-р-п-транзистора,На чертеже представлена электрическая схема ячейки памяти.Она содержит двухколлекторные п-р-п-транзисторыи 2, и-р-п-транзисторы 3 и 4, двухколлекторные р-и-р-транзисторы 5 и 6, шины 7 и 8 питания, шину 9 нулевого потенциала. При реализации предлагаемой ячейкипамяти в составе регистровых ИС с ин -жекционным питанием с целью увеличения степени интеграции элементов накристалле микросхемы коллекторные области р-и-р-транзисторов совмещены ссоответствующими базовыми областямип-р-п-транзисторов, а эмиттерные области п-р-п-транзисторов и базовыеобласти р-п-р в транзистор совмещеныв общей...

Номер патента: 868841

Опубликовано: 30.09.1981

Авторы: Ламовицкая, Семаков

МПК: G11C 29/00

Метки: блоке, исправления, ошибок, памяти

...модуля памяти, при этом, крайние выходы сумматоров 1-5 считаютсясмежными. А вторые входы указанныхэлементов И. 10-17 подключены к выходусоответствующего индикатора неисправностей 6-9,Принцип действия устройства основан на использовании свойств кода, определенного проверочной матрицей указанного вида. Для обеспечения возможности исправления ошибок, каждое записанное в памяти слово содержит 2избыточных, или контрольных, разряда,для которых отводятся два иэ общегочисла Й модулей памяти. Контрольнаячасть слова образуется в соответствиис информационной частью слова и проверочной матрицей, так, чтобы длякаждой строки матрицы контрольная сумма по модуль два всех разрядов слова,указанных положением единиц в этойстроке, при отсутствии ошибок...

Номер патента: 868842

Опубликовано: 30.09.1981

Авторы: Зайцев, Семаков

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...только нО, или только 111".15 Недостатком этого устроются ограниченные функцион можности. турные затраты, снижаюти быстродействие устрой ния - повьппение быстежности устройства да максимальное число86884 умма информационной части считанного слова со всеми составляющими вектора компенсации дефектов, т,е. восстанавливается исходное слово,В предлагаемом устройстве одинаковое запаздывание всех сигналов, равное времени прохождения сигнала через два последовательных двухвходовык сумматора, достигается при построении устройства иэ Ь(2 а+1) таких сумматоров. 1 О Использование предлагаемого изобретения наиболее целесообразно в памяти с преобладанием режима считывания, построенной из полупроводниковых 1 Б интегральных запоминающих элементов,...

Номер патента: 868843

Опубликовано: 30.09.1981

Авторы: Автономов, Дроздов, Дятлов, Мамонов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...вход .которого подключен к выходу переполнения счетчика 8. Входсброса триггера 9 соединен ео входомсброса анализатора 15 и с одним из выводов ключа 16, другой вывод которого соединен с шиной 5 нулевого потенциала. Прямой выход триггера 9 и выход переполнения счетчика 10 соединены со входами элемента ИЛИ-НЕ 11, выход которого соединен с управляющимвходом генератора 1. Анализатор 15представляет собой сдвигающий регистр 10с линейными обратными связями черезсумматор по модулю два, к выходам которого через дешифраторы присоединены алфавитно-цифровые индикаторы (непоказаны). Тактовым и сбросовым входами сигнатурного анализатора являются соответственно тактовый и сбросовый вход сдвигающего регистра, аинформационным входом - дополнительный...

Номер патента: 875460

Опубликовано: 23.10.1981

Авторы: Зосимова, Фет

МПК: G11C 15/00

Метки: ассоциативной, памяти, элемент

...вхо 15 дами 16 и 21, соответственно, соседнего справа элемента, разрядные шины.2 и 3 объединяют элементы одного столбца матрицы, а числовая шина 4 является общей для элементов одной строки20 матрицы (фиг. 2).Предлагаемый элемент может работать,в составе ассоциативной матрицыпамяти в режиме поиска чисел, ближайших покодовому расстоянию заданному.25 В режиме поиска числовая шина 4 находится в состоянии логического "Оф,а на разрядные шины 2 и 3 подаетсяпарофазный код признака опроса.Поиск осуществляется за одну Микрокоманду, состоящую из несколькихтактов.В первом такте поданный на разрядные шины 2 и 3 каждого столбцаматрицы код признака одновременносравнивается в каждом элементе с хранящейся в нем информацией. Сравнениеосуществляется...

Номер патента: 875469

Опубликовано: 23.10.1981

Автор: Гаврилов

МПК: G11C 29/00

Метки: блоков, памяти, полупроводниковой

...при считывании из которых покрайней мере один раз было обнаружено несоответствие требуемой реакции,Он начинается с установки генератора 2 в исходное состояние, мультиплексоров 18 и 9 на передачу сигналовсоответственно с регистра 14 и генератора 2. В нулевое состояние устанавливаются счетчик 10, накопитель 11 ирегистр 15. Все разряды регистра 19устанавливаются в единичное состояние.40 ячейки, и устройство переходит на второй этап локализации неисправностей.Второй этап начинается с установки в нулевое состояние регистров 22и 23, а всех разрядов регистра 15в единичное состояние. Генератор 2начинает вырабатывать специальную ТП,предназначенную для локализации неисправностей 2-го типа.На втором этапе генератор 2 вырабатывает...

Номер патента: 875472

Опубликовано: 23.10.1981

Автор: Комаров

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...выходом 14устройстваЭлемент 8-2 И-ИЛИ 7 имеетвыход, являющийся выходом 15 устрой- ЗОства. Выход элемента ИЛИ 8 подключенко входу 16 счетчика 9,Устройство работает следующим образомПри составлении микропрограмм, хра нимых в блоке 3 постоянной памяти,выделяют две наиболее часто повторяющиеся или наиболее важные комбинации,в микропрограмме и производят кодирование контрольных разрядов блока 3 40постоянной памяти. Если обозначитьединичное состояние дешифраторов 4 и5, выделяющих первую и вторую кодовыекомбинации микропрограмм, соответственно через 6 и Н, то в контрольныеразряды блока 3 заносится последовательность из двух "1" (1,1) всякийраэ, когда на выходе дешифратора 4появляется сигнал 6 , последовательность из двух "О" (О,О) ,...

Номер патента: 877538

Опубликовано: 30.10.1981

Авторы: Бойков, Иванов, Степанов

МПК: G06F 9/00

Метки: блоками, памяти, управлениия

...4 подключены к выходам первого дешифратора 3, управляющие входы 6 - к выходам второго дешифратора 9, а выходы - к тактирующим входам 8 формирователя 7 импульсов. Коммутатор 4 содержит элементы И 14-19 и элементы ИЛИ 20-22.Устройство работает следующим образом.При обращении к устройству по входу 10 обращения поступает импульс "Обращение", который запускает генераторимпульсов. Одновременно или несколько ранее на входы второго дешифратора 9, предназначенного для дешифрации типа модуля памяти, по адресным входам 11 поступает код адреса, а на вход формирователя 7 управляющих импульсов по управляющему входу 12 поступает сигнал типа операции (например, сигнал "Чтение" или "Запись" ) . Импульсы с выхода генератора 1 им 5 О 15 20 25 30 35...

Номер патента: 877541

Опубликовано: 30.10.1981

Авторы: Жулинский, Кутняков, Сергеев

МПК: G06F 13/36, G06F 9/50

Метки: обращением, памяти

...к памяти от второй вычислительной машины, В такомсостоянии устройство находится до момента появления на его входе 8 ответного сигнала из памяти в виде импульса положительной полярности, который свидетельствует о том, что. сигнал обращения к памяти принят и вычислительная машина может снять запросна обращение к памяти. При появленииответного сигнала на входе 8 на выходе элемента И 3 формируется импульсположительной полярности, который поступает на выход 23 и на вход триггера 19, при этом устанавливается илиподтверждается высокий потенциал напервом входе элемента И . После поступления на второй вход элемента И 1импульса положительнои полярности свыхоца элемента 17 задержки на выходеэлемента НЕ 9 формируется импульс отрицательной...

Номер патента: 877621

Опубликовано: 30.10.1981

Авторы: Бородин, Егорова, Огнев, Столяров

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...входом и выходом устройства, входы сумматора прямой контрольной суммы являются информационными входами устройства, введены сумматор обратной контрольной суммы,и коммутатор, одни из входов которогоподключены ко входам, а другие входык выходам сумматора прямой контрольной суммы, выходы коммутатора соединены со входами сумматора обратнойконтрольной суммы, выходы которогоподключены ко входам второй группывходов схемы сравнения.На чертеже представлена функциональная схема предлагаемого устрой, ства,Устройство содержит контролируемый блок 1 постоянной памяти, сумматор 2 прямой контрольной суммы,коммутатор 3, сумматор 4 обратной контрольной суммы, схему 5 сравнения игруппу 6 регистров контрольных чисел.Выходы регистров контрольных чисел...

Номер патента: 877622

Опубликовано: 30.10.1981

Авторы: Болдырев, Гойденко, Лихачев, Якушев

МПК: G11C 29/00

Метки: блоков, интегральных, памяти

...сравнения поступает в блок 4 управления, который формирует сигнал "Брак" или "Годен". Всесигналы, формируемые блоком 4 управления, синхронизируются генератором 50 2 сигналов,формирование адреса ячейки проверяемой памяти прокэводится впервом регистре 8 адреса сигналами блока 4 управления согласно алгоритмамвыполняемых программ путем добавления вычитания "единицы" иэ содержимого перваго регистра 8 дадреса или обмена информации со вторым 9, третьим 1 О,7 877622 8емой памяти, затем осуществляетсяпоследовательный перебор ячеек с вы-полнением для каждой из них операции запись единицы - чтение единицы - запись нуля, - чтение нуля, после чего производктся запись фона"единиц" во все ячейки проверяемойпамяти с последующим последовательным...

Номер патента: 881859

Опубликовано: 15.11.1981

Автор: Фурсин

МПК: G11C 11/40

Метки: динамический, памяти, элемент

...к шине 4, время задержки распространения сигнала фиксировано, независит ни от коэффициентов объединения по входу и разветвления по выходу, ни от изменения температуры(в рабочем диапазоне) и обратно пропорционально частоте импульсов питания. Отсутствие влияния выхода навход (т.е. паразитной обратной связи) приводит к дополнительному повыЗ 0 шению помехоустойчивости,881859 оставитель В.Гордоиоваехред З.фанта ректор М.Кос Редактор Л.тюрина Подписноемитета СССРоткрытийя наб., д. тираж 648 ВНИИПИ Государственного к по делам изобретений и 13035, Москва, Ж, Раушск/5 Филиал ППП Патент, г. Ужгород, ул. Проектная,Изобретение представляет большойинтерес для народного хозяйства, таккак обеспечивает 100-ную регенерацию сигнала, что обусловлено...

Номер патента: 881860

Опубликовано: 15.11.1981

Авторы: Куварзин, Лихацкий, Яковлев

МПК: G11C 11/40

Метки: памяти, элемент

...изолирующийслой и нанесенный на него третий управляющий слой поликристаллическогополупроводникового материала, третийизолирующий слой нанесен частично навторую легированную область подложки, второй управляющий слой и частично на поверхность первого управляющего слоя.На чертеже представлено предлагаемое устройство.Элемент памяти содержит полупроводниковую подложку 1 р-типа с поверхностной концентрацией примеси5 10 -5 10 Ь см- с расположеннымив ней высоколегированными областямии-типа 2, являющимися областями истока и стока, На полупроводниковойподложке расположен первый слой поликрмния 3, изолированный от подложкн слоем диэлектрика 4. Диэлектрический слой 5 изолирует второй слойполикремния б от подложки 1 и первого слоя поликремния 3. Над...

Номер патента: 881874

Опубликовано: 15.11.1981

Авторы: Бородин, Константиновский

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...цикле из блока задания циклов суммирования 8, числа считываются и суммируются в сумматоре 3, После того, каквсе числа, подлежащие суммированию40в очередном цикле, обработаны, по сиг.налам управления, поступающим изблока управления 7, производится определение контрольных разрядов вформирователе контрольных разрядов45по модулю 3 и запись из через коммутатор 4 в соответствующие разрядыблока сравнения 5, адреса которыхзадаются блоком задания циклов суммирования 8 и управляются через ком- .мутатор 4. Сумматор 2 после этогообнуляется по сигналу из блока управления 7 и начинается следующий циклсуммирования. После заполнения всехразрядов регистра блока сравнения 5в нем производится сравнение полученного кода с контрольным числом,поступающим из...