Патенты с меткой «памяти»

Номер патента: 1203590

Опубликовано: 07.01.1986

Авторы: Крючков, Кулабухов, Хащина

МПК: G11C 5/12

Метки: долговременной, жгутов, кодовых, памяти, типа, трансформаторного

...напранляющей 72 посредством роликов 76 и связанный с винтом 73, подпружиненным ползунком 77, на котором установлены электромагниты 78 и 79, предназначенные для выдвижения штырей-имитаторов 60 электромагнит 78 осуществляет выдвижение штырей-имитаторов 60 из отверстий 59 нечетных планок 51, а электромагнит 79 - четных). Передача усилия от электромагнитов 78 и 9штырю-имитатору 60 осуществляется посредством гибких тросиков 80 и 81. Выдвижение штырей-имитаторов 60 из отверстий 59 плавки 51 осуществляется пор; углом 80 к плоскости планшайФбы 50 в сторону от механизма 35 разведения проводов, что предотвращает срыв проводов жгута со штырей-имитаторов 60 при его укладке.Основание 68 установлено на вращатель 82, который посредством муфты 83...

Номер патента: 1203591

Опубликовано: 07.01.1986

Авторы: Замирец, Парасюк, Путятин, Тульчинский, Шаповалов

МПК: G11C 5/12

Метки: блоков, жгутов, кодовых, памяти, постоянной, шаблон

...винтами 9.После выполнения раскладки проводовв кодовый жгут шаблон устанавливаютв рабочую зону обвязывающего устройствакодовых жгутов таким образом, чтобывзаиморасположение шаблона и обвязывающей иглы 13 (фиг. 2) соответствовалиначалу обвязки кодового жгута 12. Затем включают привод (не показан) механизма обвязки и механизма продольного перемещения шаблона (не показан) .При этом обвязывающая игла 13 с ниткой 14 опускается в паз 2 (фиг. 2)основания 1 между гребенками 5 до 5 15 20 25 30 35 40 взаимодействия с ниткой шпули обвязывающего устройства и поднимается в верхнее первоначальное положение. После чего обвязывающая игла 13 под действием механизма обвязки перемещается по горизонтали за пределы кодового жгута 12 (фиг. 3). Шаблон...

Номер патента: 1203601

Опубликовано: 07.01.1986

Авторы: Семавин, Семавина

МПК: G11C 29/00

Метки: защиты, памяти

...для выдачи единичных сигналов на соответствуюшие входы элементов И блока 8 эле 5 1 О 15 О 2 э 30 35 40 45 50 55 ментов И. Блок 5 управления представляет собой блок триггеров 14. Единичные входы триггеров 14 подключены к выходам регистра 4 кода защиты, а нулевые входы - к первому входу 10 устройства, единичные выходы триггеров 14 соединены с первыми входами элементов И блока 8 элементов И.Регистр 6 адреса предназначен для приема кода адреса, по которому пришел запрос на обращение, а также для выдачи сигнала разрешения или запрещения на обращение к памяти в центральное устройство управленияяНа первый вход 0 устройства подается идентификатор пользователя.На второй вход 11 устройства подается код адреса, по которому запрашивается...

Номер патента: 1205142

Опубликовано: 15.01.1986

Авторы: Майзельс, Поздняков

МПК: G06F 9/00

Метки: обращением, памяти, сверхоперативной

...входы 18адреса записи результата устройства,19 адреса индекса устройства, 20 адреса базы устройства, 21 признаказаписи адреса результата, 22 признаказаписи индекса и базы, 23 признаказаписи результата в смежные ячейкипамяти устройства, выход 24 признаказапрета обращения устройства, вход25 тактовых импульсов устройства.Устройство работает следующим образом.В качестве сверхоперативной памяти используются регистры общего назначения ЕС ЭВМ,Структура команд, принятых в ЕСЭВМ, требует следующей последовательности действий: выборка команд изпамяти и распаковка команд; формирование адреса и выбор операнда, например, для команд формата РХ адресоперанда формируется путем сложениябазы и индекса, хранящихся в регистрах общего назначения с...

Номер патента: 1205193

Опубликовано: 15.01.1986

Авторы: Белоусов, Данилов, Карякин, Сучков, Турусов

МПК: G11C 29/00

Метки: защиты, отключении, памяти, питания

...обратный импульс, по времени близкий к периоду сети, а по напряжению значительно ниже номинального. В этом случае датчик 1 выдает импульс, близкий к номинальным параметрам, а датчик 2 за счет выбора порога ограничения 0(фиг, Яд) выше паразитного выброса не выдает импульса. Импульсы с выхода датчика 1 поступают на вход блока 8, затем - на входы ключа 9, счетчика 10, триггера 11 и элемента И 12, которые анализируют сигналы положительной полярности. При длительности выходного сигнала датчика 1, меньшей длительности 2, (фиг, 78), на выходе элемента И 12 выдается сигнал, свидетельствующий о пропадании напряжения сети, Импульсы с выхода датчика 2 поступают на вход блока 13, а с его выходов в , на входы ключа 14, счетчика 15, триггера 16 и...

Номер патента: 1211737

Опубликовано: 15.02.1986

Автор: Безруков

МПК: G06F 13/00

Метки: обращением, памяти

...результата ассоциативногопоиска в блоке 2 (разрядность Ь битов),Запись информации в регистры 1,5и 6, а также определение режима записи в блоке 4 осуществляется по тактовым импульсам (на фиг.1 не показаны) по уровню логической единицы тактового импульса. Период и длительность тактовых импульсов определяются длительностью задержек элементовсхемы.Устройство работает следующим образом.Адрес обращения к оперативнойпамяти поступает на адресный входустройства 10 фиг1) и запоминаетсяв адресном регистре 1. Младшая частьфадреса, определяющая адрес колонки,одновременно поступает на вход младших разрядов адреса буферной памяти3, адресный вход блока 2 и адресныйвход памяти 4. Старшая часть адресаиз адресного регистра 1 поступает...

Номер патента: 1211738

Опубликовано: 15.02.1986

Авторы: Ефимов, Лучин, Мазаник, Степанов

МПК: G06F 13/00

Метки: оперативной, памяти, распределения

...сброса 15, признака режима записи адреса 16, признака режима чтения адреса устройства 17, выход признака отсутствия требуемого массива 18 уст ройства, вход начального адреса массива 19 устройства, выходы размера элементов массива 20 устройства, начального адреса массива 21 устройства.Устройство работает следующим образом.Предполагается, что распределяемая память организована в виде масси вов (спискон), элементы которых имеют размер, равный К слов (К = 1,2. ), Группа регистров 10 предназначена для хранения начальных адресов списков блоков свободной памяти. Первый регистр 10 хранит начальный адрес списка свободных блоков из одного слова, второй - из двух, третий - иэ трех, К-й - из К слов (К1,М, где М - число регистров 10). Все блоки,...

Номер патента: 1211741

Опубликовано: 15.02.1986

Авторы: Абакумова, Вербовский, Зеленский, Капуловская, Кухарчук, Струтинский

МПК: G06F 13/00

Метки: двухмашинной, памяти, регенерацией, системе

...в двухмашинных системах дляуправления регенерацией динамическойпамяти,Целью изобретения является повышение быстродействия.На чертеже представлена функциональная схема устройства.Устройство содержит первый 1.1 ивторой 1.2 выходы требования регенерации устройства, первый 2. 1 и второй 2.2 выходы адреса регенерацииустройства, элементы НЕ 3.1 и 3.2,триггеры 4.1 и 4,2, элементы И 5.1 и5.2, триггеры 6.1 и 6.2, дешифраторы 71 и 7.2, счетчики 8. 1 и 8.2,вход 9 тактовых импульсов устройства,элементы НЕ 10.1 и 10.2, элементыИ-НЕ 11. 1 и 11.2, элементы И 12. 1 и12.2, входыпризнаков готовностипервого 13.1 и второго 13.2 блоковпамяти устройства, вход 14 признакарежима работы устройства, первый 15.1второй 15.2 блоки управления, выхо ды младших...

Номер патента: 1211809

Опубликовано: 15.02.1986

Авторы: Гринштейн, Новик, Сергеев

МПК: G11C 29/00

Метки: оперативной, памяти

...Т)ИГТЕОЭ т РЕ - ;."ТДВГс с г О)01,;)ИН)ттьй )Э ОП "ДКТ Ь 1 ХОПой С И" тДЛГО т)ДЗГ т ПЭ ттср)гтт 0 сттетттикэ 2 т( по-тт -,те ,. - я)реднО 1 инверси егс )дз 5 О:;, т 3.) "Мт г)РО)ГтС С, Н,.;. Э .;)3,)- -т,П 0С 1".; С;Д О Гт:,3 Э Э Ь ИЕ Ц. т ЯГо базово" о ЯДРесд Ри Д)ст;:,з; - .5ИМ СОСТС 5.г 5 д гс П "рсдс 53 с,СИГНЭЛОМ С 12-го )т:ХатЯ дс)В;(,ра. Кс Горлй ):;10 з)еьет 3(ин ср т( итР(ЕТ "г: - :;1 Й ,:ЧЕТЧИК 9 Т - П)0 Сд)1 смен;. базового адреса, 1 ас ол:Ку ИХ С Грсбо . Ксд Ь сс 1 ИНЭЕТСя т 1) .УЛВом сос. 05 Пии Б торо О сче Гчикся са еши)рдтор 7 строб руется при н,памяти.Устройство содер)кит генератор 1, ПЕОВЫй СчптЧИК 2, трИГГЕр и. С: ПСМЭТОРЬ (0 ЬОдЛЮ Два ПЕГ)БОИ ": т сгорай 5 групп, .Второй счетчик ,), цсшис)рятор 7, сумматор 8 по...

Номер патента: 1211810

Опубликовано: 15.02.1986

Авторы: Гарист, Трещановский

МПК: G11C 29/00

Метки: диагностики, памяти

...по данному адресу,тавыхода элемента И 13 через элементы ИЛИ 7-9 поступает сигнал записи ца соответствующие входы блоков 1 - 12, Сигнал с выхода элемента И 13 поступает также через элемент ИЛИ 16 на счетный вход счетчика 17,увеличивая его содержимое. При достижении содержимым счетчика 17 величины, хранящейся в регистре 9,элемент сравнения 18 формирует сигнал в блок 1,а такжеимпульс на счетном входе счетчика 21 и на входе записи блока 20, при этом увеличивается количество зарегистрированных неисправных элементов по критерию, равному содержимому регистра 19, а адрес этого элемента записывается в блок 20, После этого сигналом обнуления от блока 1 содержимое счетчика 17 обнуляется, и подсчет дефектов продолжается. В случае, когда количество...

Номер патента: 1213474

Опубликовано: 23.02.1986

Автор: Березкин

МПК: G06F 13/00, G06F 15/16

Метки: блоков, коммутации, многоуровневой, памяти, процессоров

...в устройстве3 пути передачи информации удерживаются при наличии на соответствующемвходе единичного сигнала запроса,после снятия которого элементы устройства 3 освобождаются для постро=ения очередного пути для связи про -цессора с блоком памяти,Матричные коммутаторы -го уровня (группы) коммутации модулей коммутации запросов и модулей коммутацииданных связаны своими выходами с вхо"дами матричных коммутаторов (К )-гоуровня (группы) коммутации того же модуля по прпщипу двоичного дерева, При этом обеспечивается полнодоступная связь на первом уровне коммутации между парой входов (четным и нечетнымвходами) и парой выходов каждого матричного коммутатора первого уровня.На втором уровне между четверкой10 входов и четверкой выходов двух мат -ричных...

Номер патента: 1213484

Опубликовано: 23.02.1986

Авторы: Ефимов, Мазаник, Неффа, Степанов

МПК: G06F 13/00

Метки: оперативной, памяти, распределения

...элемент ИЛИ 12, элемент НЕ 13, элемент И 14, группу 15 элементов И, третий 16 и четвертый 17 блоки групп элементов И, второй коммутатор 18, группы 19 и 20 элементов ИЛИ, вход 21 и выход 22 элемента ны соответственно к выходу второгоэлемента И компаратора и к первомувыходу компаратора, второй выход которого подключен к выходу второгоэлемента ИЛИ компаратора, входы которого подключены к выходам третьего и четвертого элементов И компаратора, первый информационный входкомпаратора подключен к первым входам второго и третьего элементов Икомпаратора и через первый элементНЕ компаратора - к первому входучетвертого элемента И компаратора,второй информационный вход компара-.тора подключен к вторым входам третьего и четвертого элементов И...

Номер патента: 1215134

Опубликовано: 28.02.1986

Авторы: Журавский, Забуранный, Загребной, Мусиенко, Селигей

МПК: G11C 11/34

Метки: динамической, начальной, памяти, установки

...устройством не вырабатываются, так как оно обеспечивает частоту обращения к строкам микросхем памяти, равную периоду регенерации. Пля нормального функционирования некоторых микросхем памяти. необходимо после включения питания произвести многократную записьинформации в ячейки памяти. В предлбженном устройстве это организуется с помощью счетчика 16 циклов, который задает необходимое количество циклов пройнсывания. После заполне" ния счетчика 16 циклов триггер 5 устанавливается в единичное состояние, запрещая работу устройства в режиме начапьной установки, Устройство пере-. водится в рабочий режим. В рабочем режиме на управляющий вход 13 устройства поступает сигнал обращения н1215134 этом на адресных выходах 10 второй группы устройства...

Номер патента: 1215136

Опубликовано: 28.02.1986

Авторы: Дебальчук, Дмитриев, Косарев

МПК: G11C 29/00

Метки: блоков, памяти

...разрядов кода, Код с выхода коммутатора 7 поступает на первыйвход коммутатора 9, на второй входкоторого поступает код с формирователя эталонных кодов 3 непосредственно, а на третий вход - выходноксигнал контролируемого блока, Блокуправления 10 позволяет получатьна выходе коммутатора 9 любой изтрех его входных сигналов в зависимости от управляющего сигнала. Сигнал с выхода коммутатора 9 поступает на первый вход блока сравнений4, на второй вход которого поступает эталонный код с выхода.формирователя эталонных кодов 5. Полученные импульсы ошибок с выхода блокасравнения 4 поступают через счетчик11 на ндикатор 12,Самоконтроль устройства производится следующим образом, Блок управления 10 подключает на выход второгокоммутатора 9 на вход...

Номер патента: 1215138

Опубликовано: 28.02.1986

Авторы: Кретинина, Мельниченко, Сукесов, Щербаков

МПК: G11C 29/00

Метки: памяти

...код адреса, одновременно сигнал ИСА поступает на датчик 14, разрешает формирование и передачу эталонного числа в регистр 13 и на блок 5. После проведения подготовки адреса, числа и управляющих сигналов производится последовательная пересылка этой информации в регистр 18 через ком-. мутатор 17 в соответствии с кодами блока 16, устанавливающимися по синхросигналам, передаваемым через коммутатор 7. По сигналам из регистра 20 регистр 13 последовательно опрашивается по разрядам и информация из него заносится в тот разряд регистра 18, который определяется кодом блока 16. Затем по команде "Запись, поступающей из регистра 20, сформованная тестовая последовательность поступает через коммутатор 19 на объект контроля - память 21.Для контроля...

Номер патента: 1222295

Опубликовано: 07.04.1986

Автор: Герасимов

МПК: A63F 9/08

Метки: игра, памяти, тренировки

...дополнительных цилиндрах 18 и 19 тормозные пластины 22, контактирующие с осью 17. В корпусе напротив дополнительных цилиндров выполнены окна 23.Цилиндр 3 с одной стороны разделен на шесть секторов с нанесеннными цифрами по порядку и набором тестов, Для смены тестов цилиндра 3 предназначена втулка 4 с накаткой. На втулке нанесены символы в 40 виде геометрических фигур. За основу взято 3 - 4 символа, остальные повторяются. Через отверстия 12 в кольцах видны символы на втулке 4. В окне 14 виден один сектор втулки 4, колец 5 и 6, а с цилиндра видна порядковая цифра как ориентир.Игра в действии. При первом обороте цилиндра 3 символы с втулки 4, тесты с колец 5 и 6 и цифры цилиндра запоминаются. На втором обороте цилиндра тесты...

Номер патента: 1224804

Опубликовано: 15.04.1986

Автор: Болотин

МПК: G06F 9/36

Метки: адреса, памяти, формирования

...регистров 1 и 2 ран".а разрядности Рд адресного слова устройства.Разрядность информационных входови выхода Р коммутатора связана сР следующим соотношением Рд = М Р,где М - количество информационныхвходов коммутатора.Выходы с первого по М-й второгорегистра имеют разрядность Р и подКключены к соответствующим входамкоммутатора 3.Формирование физического адресаосуществляется следующим образом,На вход 5 устройства поступаетлогический адрес, на входы 6 или 7 сигнал записи или считывания соответственно, адрес записывается в регистр 1 и его младшие разряды поступают на выход 9 устройства. Старшие разряды логического адреса в количестве и -" о 8 М поступают наст. р гуправляющий вход коммутатора 3 и управляют коммутацией на выход 8...

Номер патента: 1226532

Опубликовано: 23.04.1986

Авторы: Бохан, Дербунович, Кимарский, Кузовлев, Либерг, Черняк

МПК: G11C 29/00

Метки: интегральных, микросхем, памяти

...микросхемы",поступающих на его тактовый вход с.выхода формирователя 4 и после каждых К импульсов выдает импульс переноса, который (если задан режим измерения напряжений питания в процессе прохождения проверяющего теста)поступает через элементы И-ИЛИ 17на вход третьей группы счетчиков 9и изменяет их содержимое. С выхода генератора 23 напряжение помехи в виде белого шума поступает на пороговый элемент 24, который осуществляет формирование прямоугольных импульсов. Наличие импульса соответствует тому случаю, когда действующее напряжение суммы гармоник, образующих в совокупности белый шум, превышает значение порогового напряжения, Таким образом, на вход сброса в нуль третьего счетчика 21 через элемент И 25, если на его втором входе...

Номер патента: 1226533

Опубликовано: 23.04.1986

Авторы: Дебальчук, Дмитриев, Косарев

МПК: G11C 29/00

Метки: блоков, памяти

...ячеек памяти. Воспроизодимая информация с выхода контролируемого блока 10 памяти через коммутатор 6 поступает на первый вход блока 12 сравнения, на второй вход которого поступает код с выхода Формирователя 9 эталонных кодов, При несовпадении кодов, поступающих на входы блока 12 сравнения, что свидетельствует о неисправности контролируемогс блока памяти, на его выходе формируется сигнал ошибки, который стробируется на ключе 8 тактовыми импульсами, поступающими с генератора 7 на управляннций вход ключа 8, и на его выходе Формируются импульсы, по одному на каждую неисправную ячейку памяти, которые поступают через элемент И 13 на счетчик 2, подсчитываются им, а суммарное чис" ло ошибок по окончании цикла контро 122653310 50 55 ля...

Номер патента: 1226535

Опубликовано: 23.04.1986

Авторы: Дебальчук, Косарев, Рожков

МПК: G11C 29/00

Метки: оперативной, памяти

...всех адресов накопителя 7. Одновременно импульс с выхода ждущего мультивибратора 23 через элемент ИЛИ 9 поступает на установочный вход триггера 22 и обнуляет его. Единичный сигнал с инверсного выхода триггера 22 переводит накопитель 7 в режим записи, обнуляет счетчик 11 и переключает коммутатор 20, который соединяет адресные входы накопителя 7 с выходами счетчика 6, который уже сосчитал импульс, пришедший со ждущего мультивибратора 23 через элемент ИЛИ 9 и ключ 24. Одновременно этот импульс поступает на вход записи накопителя 7. Таким образом,в накопитель 7 записывается адрес неисправной ячейки контролируемого блока 17 памяти по адресу, определяемому общим количеством неисправностей, Одновременно с этой записью единичный сигнал с...

Номер патента: 1231539

Опубликовано: 15.05.1986

Авторы: Букатин, Фетюкова, Яблонский, Ялин

МПК: G11C 29/00

Метки: блоков, памяти

...входы 7 устройства. На адресные входы о устройства подается адрес, по которому осуществляется запись данных, поступающих на информационные входы 7 устройства. На входы 9 записи устройства подаются импульсы записи в незамаскированные разряды. Таким образом, все замаскированные разряды записанного в блок 1 памяти слова сохраняют свое предыдущее состояние. Для этого в 1 регистре 4 по импульсу на первом управляющем входе 10 устройства запоминается состояние входов 9 записи устройства. По окончании импульсов записи на входах 9 записи устройства блок памяти 1 переходит в режим чтения только что записанной информации и на выходах 11 устройства устанавливается состояние той области памяти, адрес которой подается на адресные входы 8. ности...

Номер патента: 1231540

Опубликовано: 15.05.1986

Авторы: Загайчук, Ткачук

МПК: G11C 29/00

Метки: оперативной, памяти

...10, элементов 1 Е 1 т-триггер 23.Генератор 2 (Фиг.5) состоит изрегистра 24 сдвига и сумматора 25по модулю два.Предлагаемое устройства рабгаетследующим образом.При нажатии кнопки 1(5 Пу(к :,а11инверсном выходе триггера 8 а(тамг.руется сигнал начальной устянан,переводящий все элемента( устройс.:вав исходное состояние, Однавремен анизкий потенциал с цругаго В 1 коцо 1триггера запрещает прохождение:и-.пульсов с генераторачерез элементИ 13 на вход счетчика 10, Послеотпускания кнопки 1(5 "Пуск" си;таяначальной установки снимяется и уст"ройстна начинает работу, Счетчик 10и элементы 11 и 11 вырабатьтваоцимпульсы синхронизации. "срзвнет.,и,:(, Эт,т, , г3 1231 Формула из обре тения1. Устройство для контроля оперативной памяти,...

Номер патента: 1233214

Опубликовано: 23.05.1986

Авторы: Жила, Каляев, Макаревич

МПК: G11C 11/00

Метки: памяти, ячейка

...1. Каждый следующий сигнал равенства подтверждает прямое состояние триггера 4. Сигнал неравенства, выработанный элементомна любом шаге сравнения, сбрасываеттриггер 4 в инверсное состояние итем самым прекращает дальнейшее сравнение адресных кодов в элементе 1сравнения, После прохождения всехразрядов первого адреса из адреснойинформации с шины 10 снимается сигнал поиска и дальнейшее сравнениеадресов в элементе 1 сравнения прекращается,В результате, если на вход и выход ячейки памяти поступают адинаксвые адресные коды, то триггер 4устанавливается в единичное состояние, если же адресные коды разные,та триггер 4 находится в инверсномсостоянии, Прямое состояние триггера 4 соответствует зафиксированному каналу связи, Триггер 4, находящийся в...

Номер патента: 1234883

Опубликовано: 30.05.1986

Автор: Пужай

МПК: G11C 19/14

Метки: памяти, ячейка

...11 открыт по управляющему входу уровнем логической "1" и через первичную обмотку трансформатора 4 протекает ток логического "О", величина которого определяется номиналом второго резистора 9 и выбирается из условия насыщения сердечника трансформатора 4. Происходит запись логического "0" в ячейку памяти.Запись логической " 1" в ячейкупамяти производится аналогично. Приэтом ключевой элемент 11 закрыт поуправляющему входу уровнем логического "0", а в сердечнике трансформато 5 10 15 20 25 30 35 40 45 50 ра 4 происходит запись и хранениелогической "1".После записи информации в ячейкуэлемент запрета 1 блокируется ло входу 13, переходя в третье состояние,и ячейка автоматически переходит врежим хранения информации, котораяснимается с выходов...

Номер патента: 1234884

Опубликовано: 30.05.1986

Авторы: Сычев, Шарапов

МПК: G11C 29/00

Метки: блоков, памяти

...в единичное состояние, разрешая работу устройства, Начинается процесс нахождения границ ОУР. Для выставленного значения питающих напряжений оценивается работоспособность блока 2 памяти с помощью функционального теста "Бегающие 0 и (фиг,4), Блок 3 (фиг. 1) сравнивает информацию, считываемую из блока 2 памяти, с эталонной, поступающей из блока 1 управления. В случае несравнения считанной и записанной информации блок 3 сравнения вырабатывает сигнал "Сбой" поступающий в блок б на вход 32. По этому сигналу триггер 38 устанавливается в единичное состояние, срабатывает формирователь 41 и прекращается проверка блока 2 памяти при данных сочетаниях питающих напряжений. По сигналу, выраба84 з 12348 тываемому на выходе 44 формирователя 4 1, блок...

Номер патента: 1236558

Опубликовано: 07.06.1986

Авторы: Борзенков, Костин

МПК: G11C 29/00

Метки: памяти

...информация в которые первоначально поступает из ЭВМ. Информация в этих регистрах изменяется под воздействием сдвигающих импульсов, поступающих из блока 4 управления, В цепи переноса этих регистров включены коммутаторы 47 и 48, Они позволяют формировать в регистрах кроме простых кодов (00, 11, шахматный код, бегущая 1, бегущий О и т. д.) псевдослучайные последовательности. Контрольный код в блоке 5 формируется как за счет указанных изменений в регистрах, так и за счет возможности подключения к выходу блока при помощи коммутатора 49 то одного, то другого регистра. Коммутаторы 47 и 48 управляются блоком 13 микропрограммного управления, коммутатор 49 управляется как блоком 13, так и блоком 4 управления, осуществляющего переключение триггера...

Номер патента: 1238072

Опубликовано: 15.06.1986

Автор: Николайчук

МПК: G06F 9/36

Метки: адресации, памяти

...выполняет свои штатные обязанности,При приходе любой следующей командына второй вход элемента И 13 по входу1238022 первого машинного цикла такжепоступит "1", которая пройдет черезэлемент И 13 и полинии 29.сброситпо переднему своему фронту триггерв "0" и запишет код ОГ 1 с входов36 в регистр 7, при этом (так какна входе 31 присутствует "1" и небыло обращения к триггеру 15) кодОГ 1 появится на выходе 9, т.е. следующую команду МП будет выполнять 1 Оуже в кубе ОГ 1, .Возврат в исходный16куб происходит аналогичным образом.Второй режим реализуется при появлении на входе 4 четвертой и пятойкоманд перехода (см. табл.1).Процесс быстрой пересылки показан на примере фрагмента программыпересылки из куба 00 в куб ОМ,(см. табл.3),20Для осуществления...

Номер патента: 1238083

Опубликовано: 15.06.1986

Авторы: Дмитриев, Петросян, Семин

МПК: G06F 11/26

Метки: интенсивности, обращений, памяти

...случае неравечства содержимых ячеек блоков 4 и 5 увеличивается содержимое счетчика 12 и производитсясравнение содержимого выбранной ячейки блока 4 памяти с содержимым следующей ячейки блока 5 памяти. Еслиже содержимое счетчика 12 достигловеличины, записанной в счетчике заполнения 13 (т.е. осуществлен перебор всех зон, к которым производилось обращение), и содержимое выбранной ячейки блока 4 памяти оказалось не равным содержимому ни однойиз ячеек памяти блока 5 (к этой зоне обратились впервые), то производится перезапись содержимого выбранной ячейки блока 4 памяти в свободную ячейку блока 5 памяти, для чегоувеличивается на единицу содержимоесчетчиков 12 и 13 (блок 35-42 алгоритма),После обработки зафиксированныхадресов...

Номер патента: 1238155

Опубликовано: 15.06.1986

Авторы: Заболотских, Зимин, Кузнецов, Полетаев

МПК: G11C 11/40

Метки: памяти, элемент

Номер патента: 1238164

Опубликовано: 15.06.1986

Авторы: Борзенков, Токарев

МПК: G11C 29/00

Метки: многоканальное, памяти

...и принятой туда изблока 17 по этому же адресу в первом обрашении к нему. Такие обращения и сравнения информации будут продолжаться до тех пор, пока в блоке 5 свертки по моду 55лю три не выработаются контрольные коды адреса и данных, После этого они поступают в блок 10 для сравнения с контрольными кодами, полученными из блока 17. В случае равенства этих кодов в блок 6 передается30 55 Формула изобретения сигнал, по которому в нем происходит выработка сигнала добавления единицы к содержимому счетчика 2, который поступает в него через элемент ИЛИ 12, Далее устройство переходит к выполнению аналогичной работы по следующему адресу.Аналогично происходит работа в других контрольных режимах.Во всех режимах работа каналов выполняется в пределах...