Патенты с меткой «памяти»

Номер патента: 1405088

Опубликовано: 23.06.1988

Авторы: Голтвянский, Дубчак, Костюк, Нагин

МПК: G11C 11/40, G11C 11/4063

Метки: записи, запоминающего, информации, матричный, мноп-элемент, мноп-элементе, накопитель, памяти, считывания, устройства

...с записанным зарядом сток инвертируется с истоком, т. е. подается напряжение= 6 = .,3, до появления тока в канале величицой 1 мкА.Экспериментальные зависимости (фиг. 1) резЯсняют принцип считывания информации, если ее записывать как со стороны стока, так и со стороны истока. Пусть к затвору элемента приложено некоторое напряжение Ц = -1-5 В, находящееся внутри межпороговой зоны МНОП-элемента., = 2 В, ) = 9 В). Если элемент находится ц исходном состоянии, то его выход. цая характеристика имеет виднезависичо от того, какой электрод является стоком, т. е. ток в канале идет при любом напряжении ца стоке (1, . Если произведена запись со стороны стока, то эта характеристика примет вид 2. При этом напряжение ( соответствует напряжению...

Номер патента: 1405089

Опубликовано: 23.06.1988

Авторы: Голтвянский, Дубчак, Костюк, Нагин

МПК: G11C 11/40, G11C 11/4063

Метки: записи, запоминающего, информации, матричный, мноп-элементе, накопитель, памяти, считывания, устройства

...записи горячих электронов насток 5, соединенный с затвором 12, подаетсяимпульс (/л длительностью 10с, истокири этом заземлен. Принцип разогреваи инжекции электронов здесь аналогичентому, который используется в приборахс плавающим затвором, с той лишь разницейчто в данном случае захваченные электроныне растекаются вдоль канала, а сосредотачиваются на ловушках в нитриде кремниявблизи стока.В зависимости от режима записи длинаобласти вдоль канала со встроенными в диэлектрик зарядом колеблется вблизи значениямкм. При измерении эффективногопорогового напряжения такого транзисторас записанным зарядом сток инвертируетсяс истоком, т. е. подается напряжение Ь==(=l о до появления тока в канале величиной 1 мкЛ.Экспериментальные зависимости...

Номер патента: 1408439

Опубликовано: 07.07.1988

Авторы: Гуревич, Манукин, Меркуль

МПК: G06F 12/02

Метки: автоматической, адресации, конфигурации, памяти, эвм

..."Синхр, ФА" и "Синхр УА",поступающими с процессора 1, происходит изменение кодов на +1 в регистрахби 5,В случае отрицательного результатапри проверке тестовым контролем модуля памяти,в памяти 3 сигналы "Запись"и "Синхр, УА" не вырабатываются, т.е,3 1408запись кода регистра 5 в соответствующий регистр блока 7 не производится,также не изменяется состояние в соответствующем разряде регистра 10,При переполнении регистра 5 в про 5цессор 1 выдается сигнал об окончаниирежима конфигурации памяти "Конецконфигурации"Таким образом, в режиме конфигурации в регистрах блока 7последовательно записываются кодыфизических адресов исправных модулейпамяти, а в блоке 11 индикации индикаторы, соответствующие исправным модулям памяти,...

Номер патента: 1408459

Опубликовано: 07.07.1988

Авторы: Гафаров, Ковалдин, Насонов, Титов

МПК: G11C 29/00

Метки: адреса, блоках, выборки, памяти, резервированием

...на информационных,входах б устройства, на одном из ре,зервных выходов 8 устройства появля,ется сигнал выбора (логическая "1"),на выходах элементов ИЛИ-НЕ 3 и 4 фор-,мируются сигналы, запрещающие работудешифратора 1, так как на входах 10,дешифратора устанавливается комбинация сигналов логического "О", котораяявляется запрещенной, на основнык40адресных выходах 7 устройства не происходит формирования сигнала выбора.При несовпадении резервного адреса,хранимого в блоке 2, с входными адресными сигналами логического "О" на выходах элементов ИЛИ-НЕ 3 и 4 формиру 45ются сигналы с противоположными логическими состояниями, которые являются разрешенными для дешифратора 1;устройство выборки адреса функционирует так же, как и в случае, когла...

Номер патента: 1410039

Опубликовано: 15.07.1988

Авторы: Борзенков, Горбунов, Кириллова, Ляхов, Разумов, Щенов

МПК: G06F 12/00

Метки: адресации, памяти

...ИЛИ 15 будет состояние разряда дресации байта (00 р) и поэтому в дополнительном п+1 разряде магистрали бупет нулевое состояние, если адрес команды и данных четный, и единичное состояние, если адрес команды ипи дянных нечетный При выполнении команд с байтовыми операциями обращение за операндом производится в ту память, откуда выбраня команда, так кяк в этом случае нг выходе децифратора 3 команд будет присутствовать признак записи байтя и поэтому триггер 9 признака записи байта установится в единичное состояние, так как ия выходе элемента И 7 сформируется импульс, На выходе элемента И 13 будет лог. "1" ипи "0", н ня выходе элемента И 14 пог. О", при этом на выходе элемента ИЛИ 15 и на выходе 18 устройства будет состояние, зависящее от...

Номер патента: 1410104

Опубликовано: 15.07.1988

Авторы: Дебальчук, Дмитриев, Косарев, Малахов, Солошенко

МПК: G11C 29/00

Метки: блоков, памяти

...сравне ния импульсы ошибки поступают на одиниз входов элемента И 18, на другой вход которого поступает вторая стробирующая последовательность (фиг. 2 з), выделяющая ошибки только в моменты воспроизведения информации из ранее записанной ячейки памяти контролируемого блока 11 памяти, что позволяет выявить неисправные ячейки памяти, на выходах которых постоянно присутствует высокий потенциал. Запись, воспроизведение 0 и сравнение произво дятся до полного заполнения всех ячеекконтролируемого блока 11 памяти О-символами. Отрицательным фронтом старшего разряда счетчика 12 переключается триггер 16 и на его выходе устанавливается единичный потенциал, поступающий на 35 информационный вход контролируемогоблока 11 памяти. Первым после...

Номер патента: 1411756

Опубликовано: 23.07.1988

Авторы: Втюрина, Доколин

МПК: G06F 12/00

Метки: адресации, памяти

...из этих абонентов,5Микропроцессор 1 и блок 2 прямогодоступа к памяти могут нзаимодействовать между собой по принципу захватауправления, каналы прямого доступа кпамяти блока 2 прямого доступа к памя 19ти конкурируют межцу собой согласноприсвоенным уровням приоритета.Согласно изобретению опознаниеактивизирующегося абонента и выбор соответствующей ему области блока 8 15преобразования адреса осуществляетсяс помощью шифратора 5 номера абонента. Шифратор 5 номера абонента осуществляет преобразование И-разрядного кода, отражающего наличие активного абонента, в.М-разрядный код (бинарный) адреса области блока 8 преобразования адреса, принадлежащейэтому абоненту. Например, при нали"чии в устройстве обработки данныхдесяти абонентов (одним из...

Номер патента: 1411820

Опубликовано: 23.07.1988

Авторы: Бавыкин, Замирец, Лысый, Парасюк, Шаповалов

МПК: G11C 5/02

Метки: матриц, памяти, прошивки, сердечниках, ферритовых

...в .местах перекрестий проводов сердечни ками 8. Сердечники 8 выступают своими отверстиями над координатными проводаьж 10 и 11 до уровня, обеспечивающего в отверстиях просвет для прошивки сердечников 8 проводом 12 разряд ной обмотки.Устройство работает следующим образом.После прошивки сердечников 8 координатньдн проводами 10 и 11 на отдельном устройстве (не показано) матрица памяти переносится на каркас барабана 5 с подложками 7. При этом координатные провода 10 и 11 Фиксируются в узлах 9 Сердечники 8 при 40 этом опираются на плоскости подложек 7 и поднимаются частью своих отверстий над проводами 10 и 11 до уровня,обеспечивающего просвет в отверстиях для прохода провода 12 обмотки считывания, имеющей переходы из ряда в ряд сердечников...

Номер патента: 1411838

Опубликовано: 23.07.1988

Авторы: Бабаев, Бакакин, Толчинский

МПК: G11C 29/00

Метки: памяти, постоянной

...блока 22. При этом фиксируется адрес неисправности и по окончании операции печати формируется импульс, который поступает на вход 75 распределителя 6, включается триггер 61, формируется на выходе 70 импульс пуска временной диаграммы следующего цикла и импульс счета на выходе 69.Проверка кодового жгута осуществляется аналогично проверке ПЗУ, 1411838Начало каждого провода жгута подключается к выходу дешифратора 14через контакты коммутатора 15. Вторыеконтакты каждой группы через второйвыход коммутатора 15 подключены квходу блока 16,При надежном контактировании сигнал, поступающий с дешифратора 14,проходит через контролируемый провод 10и через вторые контакты поступаетна вход блока 16 а с его выхода 9на вход Формирователя 11 для включения...

Номер патента: 1416989

Опубликовано: 15.08.1988

Авторы: Ефимов, Зарецкий, Лучин, Мазаник

МПК: G06F 13/00

Метки: блоком, памяти, сопряжения

...регистра 4.Если при вьделении массива це лого с нужным размером не найдено, начинает. работать К-й блок 14 по сигналу на входе 36, поступающему с выхода 45 (К)-го блока.14; если (К)-й блок уже вьделил под зап рос составной массив.ЪПусть составной массив найден. .Этот факт запоминается К-м блоком . 14, вьдается признак на выходе 52 через элемент ИЛИ 18 на выход 21 устройства, а также вьдаются признак на выходе 49, объем и адрес. первой части массива, а затем второй его части. Эти коды проходят соответст-венно через элементы 17, 16 и 15 ИЛИ 40 на дешифратор 3,.Адрес на выходе 23 устройства первой части массива вьдается одновременно с сигналом на выходе 21. Дешифратор 3 формирует признаки эаня тия первой, затем второй части составного...

Номер патента: 1416990

Опубликовано: 15.08.1988

Авторы: Ефимов, Зарецкий, Лучин, Мазаник

МПК: G06F 13/00

Метки: массивов, объединения, памяти

...освобождения массива устройства, первый вход (К+1)-й группы четвертого элемента И-ИЛИ является входом объема освобожденного массива устройства, первый вход (К+1)-й группы пятого элемента И-ИЛИ соединен с первым входом второго элемента сравнения и с входом адреса освобожденного массива устройства, первый вход (К+1)-й группы шестого элемента И-ИЛИ соединен с первым входом третьего элемента сравнения и с входом начального адреса устройства, первый вход первой группы седьмого элемента И-ИЛИ является входом сдвига обращения устройства, выход второго сумматора соединен с вторым входом первого элемента сравнения, инверсный выход триггера соединен с вторым входом первой группы третьего элемента И-ИЛИ, первый вход второй группы которого соединен...

Номер патента: 1417003

Опубликовано: 15.08.1988

Автор: Беляков

МПК: G06F 12/08, G06F 9/36

Метки: адресации, оперативной, памяти

...страницы памяти,)поступающий по шинам 5 З на вторые информационные входы блоков 16 памяти. Дешифраторы 10 всех блоков выборки производят опознание адреса А , и единичные сигналы с их вторых выходовподаются на информационные входы третьих триггеров 15. По сигналу признака обращения к устройству, поступающему на входы 7 блоков выборки и сних на синхровходы вторых 14 и третвих 15 триггеров, производится ихустановка соответственно в нулевое иединичное состояния. При этом единичный сигнал с прямых выходов третьихтриггеров 5 проходит на вторые входытретьих элементов И 19. Сигнал призсигнал с прямого выхода первого тригнака записи информации с входов 6 поступает ня первые входы третьих элементов И 9 и далее с их выходов на вхалы записи...

Номер патента: 1417004

Опубликовано: 15.08.1988

Авторы: Бойчук, Кужелюк, Лукенюк

МПК: G06F 9/36

Метки: адресации, оперативной, памяти

...страниц в каждом из блоков памяти определяется количествомстарших разрядов шины 1 адреса, заведенных на регистр 15 и элементИ 12, Например, если к ним подключено два разряда, то каждый из блоков 17 памяти разбит на четыре страницы,Устройство работает следующим образом.П р и м е р, Пусть каждый из блоков 17 памяти имеет 64 К байт памятии разбит на 4 стран 1. памяти, т,е,для адресации страницы используютсядва старших разряда шины адреса,Блок 4 памяти программ имеет 48 Кбайт памяти. Поле адресации условноделится на две зоны: первая составляет 48 К байт, вторая - остальные16 К байт.Если адрес требуемой ячейки находится в пределах первой зоны, т,е.хотя бы один из двух стерших резрддов кода адреса равен нулю, запрещающий...

Номер патента: 1418722

Опубликовано: 23.08.1988

Авторы: Горшков, Зеленко, Озеров, Панов

МПК: G06F 12/00

Метки: доступом, общей, памяти

...сброса соответствующего Э-триггера 5, снимает сигналзапроса микропроцессора к общей памяти на выходе Р-триггера 5 и с соответствующего информационного входарегистра-защелки 22. При этом поступление очередного импульсного сигналас первого выхода генератора 1 на тактирующий вход регистра-защелки 22обеспечит фиксацию на его выходах ос-тавшихся необслуженными запросов микропроцессоров к общей памяти, Далееприоритетный шифратор 23 и: дешифра-.тор 24 обеспечат формирование на одном из выходов последнего сигналаразрешения обмена с общей памятью дляследующего микропроцессора аналогичнорассмотренному выше,За время одного периода следованиятактовых импульсов на втором выходегенератора 1, используемых для тактирования работы микропроцессоров и...

Номер патента: 1418723

Опубликовано: 23.08.1988

Авторы: Бессмертный, Панов

МПК: G06F 12/00, G06F 13/00

Метки: буферной, памяти

...соответствует режиму записи для блока 3 и режиму считывания для блока 4, а нулевой выход триггера 8 соответствует режиму считывания для блока 3 и режиму записи для блока 4В режиме записи информации для блоков 3 и 4 импульсы частоты записи с генератора 6 поступают через соответственно открытые элементы И 9 и 12, При этом команда записи для каждого блока памяти разбивается на два . канала: управление по входу "Запись- считывание" и по входу "Выбор крис.талла". Для блока 3 команда записи в виде импульсной частоты записи проходит через элементы 17 и 18, причем время срабатывания элемента 18 больше времени срабатывания элемента 17,этим обеспечивается задержка управления по входу "Выбор кристалла" поотношению к входу "Запись-считывание"н...

Номер патента: 1418799

Опубликовано: 23.08.1988

Авторы: Гетман, Кирюхин, Кудряшов, Мухортов

МПК: G09B 9/00

Метки: обучаемого, памяти, тренировки

...обеспечит экспонирование ца табло 4 второй дозы информации и включение соответствукнцего ей второго триггера 21 регистра 6.Число цредьявлений доз информации зависит от переключателя 8. Если переключатель 8 установлен, например, в пятое положение, то при предьявлении к экспонированию пятой дозы информации единичный потенциал с пятого выхода распределителя 2 подается ца второй вход элемента И 16 одновременно с пола ей ца вход блока 3. По истечении времени экспонирования пятой дозы информации импульс с выхода элемента 12, поступивший на первый ход элемента И 6, проходит ца вход одновибрыторы 11, запуская последний. Бдиничцьй потенциал с выхода одцовибратора 11 длительностью равный заданному времени на ответ, подается ца вход пульта 7, на...

Номер патента: 1418809

Опубликовано: 23.08.1988

Авторы: Вайцеховский, Жуков, Молокоедов

МПК: G11C 11/401, G11C 7/00

Метки: динамической, памяти, регенерации

...строки) при выполнении условия А - В = 1 тгде А - код на г-вьмодах счетчика 8; а В - код на г-выходах ПФО 5, определяющие текущее время (относительно интервала Т ) и время последнего обращения к данной (определяемой текущим адресам ПФО 5) строке соответственно. Проверка условия (1) производится по заднему фронту 1 О тактовых импульсов, а выработка управляющего импульса на выходе 12 ПЗУ 6 и изменение состояния счетчика 8 - по переднему фронту 1 О тактовых импульсов, Частота тактовых импульсов такова, что период их следования Т Т рр + т где Т р, - время, нет.р фобходимое для осуществления регенерации строки памяти, а С - длительность тактовых импульсов. Поскольку при отсутствии внешних обращений содержимое ПФО 5 не изменяется...

Номер патента: 1418812

Опубликовано: 23.08.1988

Авторы: Боженко, Кондратов

МПК: G11C 11/00

Метки: блок, буферной, памяти, терминального, устройства

...счетчика3 и управления коммутатором 8.Счетчик 3 модифицируется по перед.нему фронту сигнала с четвертого выхода блока 9 (Фиг.2,е). По состоянию"0" сигнала на пятом выходе блока 9(фиг. 2,ж) коммутатор 8 подключает кадресным входам блоков 5 семь младших разрядов счетчика 3 (сигналыАВ -ЛВ ) и сигнал состояния тригге 1ра 10 - АВ (Фиг. 2,з). По отрицательному фронту сигнала ВАБ с первого входа блока 9 (Фиг. 2,в) .сигналАВ заносится в адресные регистрыблоков 5, По состоянию "1" сигналауправления коммутатором 8 (фиг.2,ж)к адресным входам блоков 5 подключаются старшие разряды счетчика 3сигналы АС,-АС(фиг. 2,з)По отрица гельному фронту сигнала САБ с второго входа блока 9 (фиг.2,г) сигналАС заносится в адресные регистры блоков 5,...

Номер патента: 1418814

Опубликовано: 23.08.1988

Авторы: Ехин, Осадчий

МПК: G11C 17/00

Метки: блоков, памяти, постоянной, программирования

...и анализ очередного раз" ряда кода, считанного иэ блока 2 памяти. Если анализируемый разряд кода равен логической, то производится запуск формирователей программирующих импульсов блока 3, Амплитуда программирующих импульсов контролируется с помощью ЛЦП 5 и блока 10 сравнения. Если разрядность АЦП 5 равна 1 то число разрядов, хранимых в блоке 8 памяти слов, составляет 21. (нижняя и верхняя границыпо каждому контролируемому параметру). После окончания программирущцего импульса сигнал с Выхода преобраэова. теля 6 длительнос 1 и импульсов в напряжение через коммутатср 7 поступает на вход АЦП 5, Во:." че го результат50 з 14881 на выходе АЦП 5 сравнивается с содержимым блока 8 памяти с помощью блока 10 сравнения. Указанные действия...

Номер патента: 1418815

Опубликовано: 23.08.1988

Автор: Буреев

МПК: G11C 17/00

Метки: запоминающего, памяти, постоянного, устройства, элемент

...кдругим числовым шинам, производитсяаналогично. Полярность источника тока такова,что диоды элементов памяти проводят в прямом направлении. Формула и з обретения Составитель Л. Дерюгин Техред И.Верес Корректор М. Васильева Редактор Г. Гербер Заказ 4162/51 Тираж 590 ПодписнорБНИИПИ Государственного комитета СССРпо делам изобретений и открытий1130 15, Москва, Ж, Раушская наб., д, 4/5 Производственно-полиграфическое предприятие, гУжгород, ул. Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано при проектировании постоянных запоминающих устройств (ПЗУ).5Целью изобретения является упрощение записи информации, которая может выполняться электрическим способом - пережиганием плавких предохранителей. 1...

Номер патента: 1424057

Опубликовано: 15.09.1988

Автор: Борисов

МПК: G11C 19/36

Метки: памяти, регистра, сдвига, ячейка

...ячейки шунтируется ключом 3 и диодом 1,а заряду с входа 6 следующей ячейки5 препятствует диод 10,При отсутс.твин тактовых импульсовзаписанное состояние может сохраняться неограниченное время. С приходом тактового импульса уп"равляюший ключ 3 переходит в непроводяшее состояние, обесточивая цепипитания обмоток реле 8, разрывая цепьшунтирования конденсатора 13 черездиод 11 и отключая входные цепи ячеек 5 от обшей шины всех конденсаторов 13, Конденсаторы 13 ячеек 5, реле 8 которых находились в возбужденном состоянии, начинают заряжатьсяпо цепи: шина 1 - контакт 9 " обмотка реле 8 - диод 12 - конденсатор13 - шина 2, Реле 8 остаются в возбужденном состоянии до тех пор, покаток заряда конденсаторов 13 не достигнет значения, равного току...

Номер патента: 1425669

Опубликовано: 23.09.1988

Авторы: Захаров, Миронов, Свердлов

МПК: G06F 9/50

Метки: обращения, общей, памяти, приоритетного

...запроса. При необходимостиобращения к общей памяти процессорвыдает в устройство сигнал запроса иадрес требуемого модуля памяти соответственно на входы 14 и 15. В случаепоявления на входах 14 указанных сигналов (в виде логических единиц) влюбой комбинации они проходят черезгруппу элементов И 1 и поступают навходы блока 2 и элемента ИЛИ 6. Соответственно самому приоритетному запросу блок 2 по соответствующему выходу вьщает сигнал подтверждения запроса, который поступает на самый приоритетный процессор, подавший запрос,Кроме того, по этому сигналу коммутатор 3 пропускает на вход дешифратора4 соответствующий адрес модуля памяти, который продешифруется в сигналобращения к адресному. модулю,Кроме того, как указывалось...

Номер патента: 1425689

Опубликовано: 23.09.1988

Автор: Иванов

МПК: G06F 12/08

Метки: блоками, памяти

...имеет индивидуальное адресное пространство в ад ресном пространстве мини:ЭВМ, например от 0000 до 7 РРР. Остальные блоки7 памяти, подключенные к устройству6, имеют одни и те же адреса в адресном пространестве мини-ЭВМ, напримерот 8000 до РГРК,Выбор блоков 7 памяти осуществляется следующим образом,Процессор 8 заносит информацию овыбираемом блоке 7 памяти в регистр1, который имеет свой адрес в адресном пространстве мини-ЭВМ. Если встарший разряд регистра 1 занесеналогическая единица, то разрешаетсявыбор дешифратором 2 блока 7 памяти.Если в старший разряд регистра 1 занесен логический ноль, то выбор де шифратором 2 блока 7 памяти запрещена. При записи процессора в регистр1 номера выбираемого блока 7 памятиосуществляется контроль записи...

Номер патента: 1425779

Опубликовано: 23.09.1988

Автор: Кузин

МПК: G11C 7/00

Метки: микросхем, памяти, постоянной, программирования

...устанавливает крутизну фронтов импульсов, формируемых усилителями 11 - 13 мощности, коммутирует входы этих усилителей, разрешает работу блока 16 ключей, управляет полярностью напряжения на выходах цифроаналоговых преобразователей 9 и 1 О.По окончании цикла программирования на выходах устройства устанавливаются напряжения, соответствующие режиму контроля микросхемы памяти, в блок 18 нагрузок заносится код, устанавливающий токи нагрузки для данной микросхемы памяти, регистр 14 управления отключает блок 16 ключей и подключает блок 17 компараторов к выходам микросхемы памяти. Выходные сигналы микросхемы сравниваются с опорными напряжениями блока 17 компа" раторов и запоминаются в нем.Узел 4 управления через узел 1 сопряжения информирует...

Номер патента: 1425783

Опубликовано: 23.09.1988

Авторы: Чепига, Ященко

МПК: G11C 15/00

Метки: ассоциативная, памяти, ячейка

...451ААвАА 9,-1) ь 9 (3)А А, фА(11,9 (4.)тгде ш 1,2,3,4, К, число ячеек н матрице накопителя;1,2,3,4К;1,2,3,4, число разрядов в ячейке матрицы, причем приш=2 1=19 О 9ш= 3, 3 - "1,2;щ4,= 1,2,3;1 4й = К ,1 = 1,2,3 К. Запоминающее устройство, использующее ассоциативные ячейки памяти,работает следующим образом,Иа входные шины 20 ассоциативнойячейки последовательно подаются признаки объектов В 999 где (ш 1,2,3,). По управляющим сигналамблока 13 управления осуществляетсязапись объектон В у 91 н блок 14 ассоциатинных ячеек, выполняются логические функции 1 - 4 и в соответствии с результатами этих функций посигналу с блока 13 управления осуществляется запись одной из функцийв накопитель 15. Таким образом, внакопителе 15 формируется...

Номер патента: 1425788

Опубликовано: 23.09.1988

Авторы: Шкадин, Шкадина

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...содержимое счетчика 7 сбоев. Импульс с выхода совпадения поступаетна вход распределителя 13 импульсови в зависимости от состояния триггера 1 О устанавливается в единичноесостояние триггер 11 (при единичномсостоянии триггера 1 О) или триггер12 (при нулевом состоянии триггера10).С приходом очередного импульса свыхода делителя 2 частоты цикл повторяется с тем лишь отличием, чтопри правильной записи устанавливается другой триггер из пары 11 - 12,так как триггер 10 изменяет свое состояние с приходом очередного импульса с выхода делителя 2 частоты.Запись производится до тех пор,пока триггеры 11 и 12не устанавливаются в единичное состояние.Единичные уровни на втором итретьем входах элемента И Э разрешают прохождение импульсов с его первого...

Номер патента: 1425789

Опубликовано: 23.09.1988

Авторы: Букин, Мешковский, Морозов

МПК: G11C 29/00

Метки: оперативной, памяти, теста, формирования

...заполнении счетчика 2 адресавсе происходит аналогично описанному, но в режиме чтения.В режиме чтения нулевым уровнемс выхода триггера 8 записи-чтениявключится элемент 6 запрета и заблокирует сигнал управления, по которому осуществляется прием параллельнойинформации в счетчик 2 адреса изсчетчика 4 циклов.При возврате триггера 8 записичтения в нулевое состояние содержимое счетчика 4 циклов увеличится на"1" и в очередном цикле "Лог,1" записана по адресу А + 1, где А - адрес запоминающего элемента проверяе. мой микросхемы, куда в предыдущем цикле записана "1".После завершения 2 циклов заиписи-чтения счетчик 4 циклов пере- , полнится и триггер 9 останова переключится в единичное состояние, разрешая инвертирование данных инвертором 7.После...

Номер патента: 1429165

Опубликовано: 07.10.1988

Автор: Шмигельский

МПК: G11C 11/14

Метки: доменной, маскирующих, памяти, сигналов, формирования

...из накопителя 4, при этом в каждом цикле чтения блок 2 определения числа дефектных регистров при наличии "1" в первой позиции или наличии "О" во второй позиции засыпает номер такого регистра в блок хранения кода маски и подсчитывает количество дефектных регистров, номера которых появились в регистре кода маски, а на выходе формирует сигнал окончания поиска маски, как только число дефектных регистров достигнет заранее заданной величины, соответствующей разности между общим количеством регистров и числом годных, записанных в .служебной информации. Процесс поиска числа дефектнгх регистров прекращается, когда на управляющем выходе блока 2 определения количества дефектных регистров появляется сигнал окончанияпоиска маски.Блок определения...

Номер патента: 1429170

Опубликовано: 07.10.1988

Авторы: Подколзин, Подкользина

МПК: G11C 19/00

Метки: памяти, ячейка

...технике в цифровых системах управления.Целью изобретения является повы 5 шение быстродействия ячейки памятиНа чертеже приведена схема ячейки памяти.Ячейка памяти содержит первый и торой Р-триггеры 1 и 2, первый 3 и торой 4 элементы И, элемент ИЛИ 5, нформационный вход 6, синхровходы 7 и 8 и информационный выход 9.Ячейка памяти работает следующим образом.На вход 6 ячейки памяти подается информационный сигнал, который поступает на входы 0-триггеров. По первому Синхронизирующему сигналу на входе 7 информация записывается в Э-триггер 1. Следующий информационный сигнал аписывается в Р-триггер. 2 вторым инхросигналом, который одновременно читывает предыдущую информацию через элементы И 3 и ИЛИ 5Следующая информация считывается первым...

Номер патента: 1429172

Опубликовано: 07.10.1988

Авторы: Казарян, Маркосян

МПК: G11C 27/00

Метки: аналогового, памяти, элемента

...590 ственно 5132/48 Ти ВНИИПИ Госуда по делам из 113035, Москва, Подпис ноекомитета СССРи открытийская наб., д. 4/5 ретений35, Рауш Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 Изобретение относится к автоматикеи вычислительной технике и предназначено для изготовления аналоговых капиллярных ртутно-электролитическихэлементов памяти.Целью изобретения является упрощение способа изготовления элементапамяти.На чертеже представлен аналоговыйэлемент памяти, изготовленный попредлагаемому способу,Аналоговый элемент памяти содержитверхнюю 1 и нижнюю 2 части камеры,заливочное отверстие 3, электроды 4,углубление 5 в нижней части камеры икапилляры б. Элемент памяти изготавливают из ,двух частей (верхней 1 и нижней 2), 20...