Патенты с меткой «памяти»

Номер патента: 1381592

Опубликовано: 15.03.1988

Авторы: Блейер, Звиргздиньш, Зиединь, Лацис, Потапов, Шлихте

МПК: G11C 16/10

Метки: микросхем, памяти, программирования

...свободные конъюнкторы, эти же данные размещают в другом конъюнкторе. Для этого в пятом блоке 23 сравнения сравнивают код количества программируемых конъюнкторов с выхода четвертого счетчика 15 с кодом общего количества конъюнкторов в микросхеме с выхода третьего регистра 6. При наличии свободных конъюнкторов сигнал с выхода пятого блока 23 сравнения по второму контрольному выходу поступает в ЦВМ. Из ЦВМ по установочному входу содержимое пятого счетчика 16 наращивают на единицу. По адресу из пятого счетчика6 первый блок ключей 9 выбирает очередной конъюнктор и данные о состоянии перемычек из первого блока памяти 17 по прежнему адресу, заданному из первого счетчика 12, заносят в программируемую микросхему. Результат программирования...

Номер патента: 1381595

Опубликовано: 15.03.1988

Авторы: Карпенко, Пескова, Смирнов

МПК: G11C 11/14

Метки: интегральных, магнитных, памяти, схем

...порядка прохождения битов через отлельный накопительный регистр, то номер бита, вышедшего с некоторого на. коиительного регистра соответствует номеру считанного блока данных, поэтому для подрежима определения наработки на сбой накопительных регистров в счетчике битов фиксируется текущее число сигналов Новая страница. Если считанный бит не совпадает с эталоном, о чем свидетельствует наличие сигнала Ошибка, содержимое счетчика 4 заносится в блок 2.Первый сигнал Данные готовы сбрасывает Ю-триггер 10, устанавливая тем самым режим записи блока 2. Последовательность операций ио каждому сигналу Данные готовы следующая: в подрежиме определения наработки на сбой накопительных регистров содержимое счетчика 3 нара 1 цивается на 1, в то время...

Номер патента: 1381604

Опубликовано: 15.03.1988

Авторы: Нестерова, Сенько

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...формирователя 4 контрольных кодов двоичное число, полученное при подсчете битов последовательного кода, несущих информацию(контрольный код микросхемы), поступает на часть входов блока 5 сравнения, а формирователь 4 контрольных кЬдов обнуляется импульсом переноса с выхода переноса счетчика 8адреса, который вырабатывается после перебора этим счетчиком 8 всехадресов, Этим же импульсом, поступающим на вход разрешения блока 5 сравнения разрешается работа этого блока.На другие входы блока 5 сравненияприходит сигнал с выхода счетчика 6цикла, который определяет номер мик1381604 ч А 1 А 2 АЗ АЗА 4 А 16 росхемы, контролируемой в данном цикле.Блок 5 сравнения представляет собой программируемую логическую матри 5 цу (ПЛИ), на часть входов которой...

Номер патента: 1383449

Опубликовано: 23.03.1988

Авторы: Дебальчук, Дмитриев, Косарев, Малахов, Солошенко

МПК: G11C 29/00

Метки: блоков, памяти

...вход ключа 29 поступает вторая стробирующая последовательность (фиг. 2 з), выделяющая ошибки только в моменты воспроизведения информации из ранее записанной ячейки памяти контролируемого блока 12, что позволяет выявлять неисправные ячейки памяти, на выходах которых постоянно присутствует высокий потенциал. Запись, воспроизведение О и сравнение производятся до полного заполнения всех ячеек контролируемого блока 12 нулевыми символами,Отрицательным фронтом старшего разряда счетчика 8 адреса, выход которого соединен с входом триггера 16, последний переключается и на его выходе устанавливается высокий потенциал, поступающий на информационный вход контролируемого блока 12 и разрешающий прохождение второй и третьей стробирующих...

Номер патента: 1387033

Опубликовано: 07.04.1988

Автор: Романов

МПК: G09C 1/00, G11C 11/00

Метки: блока, выборки, информации, памяти

...фиксированной ячейки блока 1, где записан базовый адрес массива данных вызываемой справки. Этот адрес с выхода бло 35 ка 1 парафазным кодом заносится в регистр 8 по синхросигналу с выхода элемента 11 задержки (фиг. 4, сиг.- . нал 66), который, пройдя элемент ИЛИ 10, поступает на вход элемен- . 40 та 12 задержки, где задерживается на время установки кода в регистре 8.С выхода регистра 8 и счетчика 4, в котором в данный момент времени 45 одни нули, их содержимое поступает на входы сумматора 9, где по синхросигналу с выхода элемента 12 задержки (фиг. 4, сигнал 67) формируется адрес, поступающий на адресный вход блока 2, на вход чтения которого поступает сигнал с выхода элемента 13 задержки, задерживающий синхроимпульс на время переходных...

Номер патента: 1387044

Опубликовано: 07.04.1988

Авторы: Алексеев, Некрасов, Турец, Чесноков

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...сигнала Сброс с входа счетчика 1, 25 включение объекта 19 контроля и блока 3эталонной памяти, перевод триггера 7 в единичное состояние по Р-входу. Сигнал с выхода триггера 7 разрешает подачу синхроимпульсов на вход счетчика 1, который начинает перебор адресов объекта 19 контроля, 30 выходы данных которого через коммутатор12 поступают на другой вход блока 14 сравнения, на первом его входе либо логический О, либо данные с, выхода блока 3, При несравнении на выходе блока 14 сравнения появляется логическая 1, которая 35 приводит к появлению логического О навыходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15, далее сигнал логического О поступает на один из входов элемента ИЛИ 9, на другом входе которого также логический О Это приводит к установке в...

Номер патента: 1387045

Опубликовано: 07.04.1988

Авторы: Абелян, Даниелян, Мириджанян, Чокекчян

МПК: G11C 29/00

Метки: информации, магнитных, матриц, неразрушающим, памяти, пленках, считыванием, цилиндрических

...в состояние О, а триггер 27 г устанавливается в состояние единицы, и аналогично происходят контроль и регистра 25 ция результатов контроля сигналов нулей Я бит второго разряда матрицы 4, так происходит до окончания контроля всех сигналов нулей первых Я бит Х-го разряда. При контроле сигналов этого последнего З 0 разряда на выходе 20 блока 11 устанавливается высокий потенциал, и приходящий вслед за контролем сигнала нуля последнего Я-го бита Х-го разряда сигнала с выхода счетчика 2 проходит через элементы И 13 ИЛИ в14 и переводит триггер 5 в нулевое состояние, т.е. запись, а триггер 7 - в единичное состояние. Ааналогично происходят запись-разрушение и контроль сигналов единиц первых Я)( Х бит первых М разрядов матрицы 4. После этого...

Номер патента: 1387046

Опубликовано: 07.04.1988

Автор: Алексеев

МПК: G11C 29/00

Метки: дефектных, запоминающее, обходом, памяти, элементов

...13 коды 11111111, 11 11111 разрешают прохождение кода через элементы И 10 з, 106, 1 Од, 19 г, 1015 10 нь 10 г, 10 г 4 в 10 е разряды блока 3.Таким образом, информация из регистра 7 числа записывается только в исправные элементы памяти ячейки памяти блока 3 при любой локализации по разрядам,Считывание числа из блока 3 в регистр числа 7, Считываемое слово ранее записывается по соответствующему адресу в 8 годных (из общего числа 100) разрядах блока 3. При подаче на входы регистра 1 и блока 4 кода адреса на выходах преобразователей 12 и 13 появляются коды, поступающие на соответствующие входы элементов И первой группы 8, реализующие прохождение кода слова из годных разрядов 10 15 20 ячейки памяти в разряды регистра 7.Например, если в...

Номер патента: 1387047

Опубликовано: 07.04.1988

Автор: Алексеев

МПК: G11C 29/00

Метки: дефектных, запоминающее, обходом, памяти, элементов

...с (ги+1) -го по (и+К) -й выбранной ячейки памяти.Таким образом, в дефектные разряды (элементы памяти) ячейки памяти блока 3 информации из регистра 6 числа не записываются. При этом локализация дефектов несущественна, т,е. дефекты могут быть в любом из разрядов ячейки памяти,Считывание числа из блока 3 в регистр 6 числа.Считываемое слово было ранее записано по соответствующему адресу в и годных, из общего числа (и+К), разрядах блока 3. При подаче на входы регистра 1 и блока 4 кода адреса на выходах блока 5 появляются коды, поступающие на соответствующие управляющие входы мультиплексоров 7. 25 30 35 40 45 50 55 При этом на выходы мультиплексоров 7 подключаются выходы соответствующих разрядов блока 3 памяти, Так, если в выбранном слове...

Номер патента: 1387987

Опубликовано: 15.04.1988

Авторы: Гуров, Довгаль, Кореневский, Кузнецов, Плотников, Пронин

МПК: A61B 5/16

Метки: внимания, оценки, памяти, свойств, сенсорного, человека

...делителей частоты, а принцип его работы полностью отражен в 5 10 15 20 25 30 35 40 45 ПрОтотнЕ И ОбСПЕЧИаст :.,ТОЛку Ерсключаемости, олробно )с; ) )О 11:11.При измерении ус ГО 1 В)сВ 1:х 1 я ключ К нахолится В О,Охке 1Ог;1,11- ные ключ разом кнут. 15 3 . .и сх Ос О 1 предъявляемОЙ цифры 1 сгумы й .1 д)к- )ВЕТ На ЛЕБу Ю ИЛ)1 11 РД 1 1 О К О 1 Е.,1)таКтсрЫ 39 ОтВЕтОВ Выр,)бд. дк .лы Л или Пр. Здж;де)1;я, ., у,ь;Ия пифра натурального р ь 1) р,ле, ягся О. стоянием регистра сгчь 1 Х 3,. рчем если в младшем разряде счстчк . 34 , то предъявляется нече.:я цфрд, есл О - то четная. По вхолу 6 этд формация поступает в блок 4 в.длен 5 НргВ.1- ной реакции, который, анд,)зруостря ние входов 6, 8 и 9, о сигналу К с сель. МОГО Входа Бырабдтыйд а .:х...

Номер патента: 1388875

Опубликовано: 15.04.1988

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко, Халявко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...адресного поля по гоцным блокам 13 памяти модулей 12 памяти аналогично устройству-прототипу.Математические адреса годности годных блоков 13 памяти, поступающие на вход п текущего адреса устройства, вызывают срабатывание соответствующих элементов 3 сравнения. Сигнал с выхода сработавшего -го (1 = 1тп) элемента 3 сравнения вызывает появление сигнала выборки модуля на выходе 10 устройства и оцновременно открывает 1-ю группу элементов И 5, на вторые входы которых постоянно подается физический адрес 1-го блока 13 памяти.С выходов элементов И 5 1-й группы физический адрес годного блока 13 памяти поступает на выход 9 устройства и далее в модуль 12 памяти.Обращение к негодному блоку 13 памяти (например, 1-му) в предлага емом устройстве...

Номер патента: 1388876

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...подается сигнал контроляблоков 4 памяти, который поступаетна первый вход элемента ИЛИ 5 и проходит на первые вхоцы сумматоров 2,На вторые входы первого сумматора 2подается начальный адрес, Таким образом, всем блокам 4 памяти присваиваются последовательные адреса, а навыходах последнего сумматора 2 устанавливается код, соответствующий об -щему коликзству блоков 4 памяти. Далее устройство работает в режиме определения работоспособности блоков 4памяти всей системы, При обращении кпамяти элементы 3 сравнения осуществляют сравнение адресов, поступающихс выходов сумматоров 2 и с адресныхшин,В случае совпадения адреса на выходах К-го сумматора, где К = 1М(М - количество блоков 4 памяти вгруппе), с поступившим по адреснымшинам, на К-м элементе...

Номер патента: 1388877

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...аналогично описанному. Процесс переключения элементов коммутации протекает асинхронно, причем коммутация через включившиеся элементы коммутации выходов дешифратора 6 и выходов элементов 7-9 ИЛИ, подключенных к адресным схемам блоков памяти, происходит сверху вниз и слева направо.Таким образом, если на выходе какого-либо переключателя установлен НУ, то в этой строке матрицы на первых выходах всех элементов коммутации устанавливаются сигналы НУ и, следовательно, сигнал,НУ на выходе соответствующего элемента ИЛИ, что делает невозможным возбуждение отключенного блока памяти при любом адресе обращения. Если на выходе какого-либо переключателя установлен сигнал ВУ, то это вызывает включение в этой строке того элемента коммутации, который...

Номер патента: 1388879

Опубликовано: 15.04.1988

Авторы: Комарченко, Лопатин, Матвеев, Машаров, Щекин

МПК: G06F 13/28, H03K 23/00

Метки: адресации, доступа, памяти, прямого, счетчик

...адресам.Формула изобретенияСчетчик адресации для прямого доступа к памяти, содержащий четыре триггера,шесть элементов НЕ, двенадцать элементов И, инверсные выходы с первого по четвертый триггеров соединены с входами с первого по четвертый элементов НЕ соответственно, выход первого элемента НЕ соединен с первым входом первого элемента И, выход второго элемента НЕ сое-: динен с первыми входами с второго по пятый элементов И, выход третьего элемента НЕ соединен с первыми входами с шестого по Восьмой элементов И и вторым входом третьего элемента И, выход четвертого элемента НЕ соединен с первыми входами девятого и десятого элементов И и вторыми входами четвертого и седьмого элементов И, инверсный выход четвертого триггера соединен с...

Номер патента: 1388933

Опубликовано: 15.04.1988

Авторы: Гетман, Мухортов, Пономарев, Саранцев

МПК: G09B 9/00

Метки: обучаемого, памяти, тренировки

...блока 1 (не показана), и сигнал с выхода генератора 9, поступая на вход мультивибратора 22, выдает одиночный импульс, длительность которого равна времени экспозиции, установленному за ранее. Им пульс с выхода мульти вибратора 22, поступая через элемент ИЛИ 24 на управляющий вход ключа 25, обеспечивает подачу зажигающего напряжения с выхода источника 26 на все входы индикаторов 40 через элемент И 43, на втором входе которого единичный потенциал, снимаемый с выхода элемента И-НЕ 44. При этом высвечиваются только те индикаторы 40 и цифры на них, на которые поступили управляющие сигналы с регистров 21. Испытуемый визуально фиксирует как цифры, так и размещение индикаторов 40 на которых высветлились эти цифры. Затем он воспроизводит...

Номер патента: 1388944

Опубликовано: 15.04.1988

Авторы: Богданов, Лупиков

МПК: G06F 12/02, G11C 7/00, G11C 8/12 ...

Метки: адресных, буферной, памяти, сигналов, формирователь

...работы сигналом по установочному входу 24 счетчик 7 и триггер 8 модулей устанавливаются в нулевое состояНие, при этом на первом управляющем выходе 16 присутствует высокий уровень сиг Нала. Высокий уровень сигнала на управляюгцем вьходе 16 приводит к срабатываник формирователя 25 импульсов, выходной сигНал которого устанавливает в нулевое состояние счетчики 1 и 2 модулей. При поступлении запроса за текущим адресом записи, который поступает на пер. вый управляющий вход 5 первого модуля, а также на третий 14 и пятый 18 управляющие входы этого модуля и пятые управляю. щие входы 18 остальных модулей, к адрес. ным выходам 4 модулей подключаются через открытые по третьим входам элементы ИИЛИ 3 выходные сигналы счетчиков 1. Задним фронтом...

Номер патента: 1388945

Опубликовано: 15.04.1988

Авторы: Боженко, Кондратов, Мешков

МПК: G11C 11/00

Метки: динамической, информации, памяти, регенерацией

...обращения в разряде, соответствующем этому АКЕсли внешнее обращение ведется по всем строчным адресам АК 1 - 7, все разряды ре13889454ращения по АК. в блоке 2 памяти и поАК. в регистре 7 оказываются сброшенными. 10 15 Формула изобретения 3гистра 7 устанавливаются в 1 и все байты блока 3 памяти оказываются обнуленными В этом случае при переводе устройства в режим регенерации второй приоритетный шифратор 8 выдает сигнал запроса (фиг. Зу), по которому регистр 7 сбрасывается, и устройство вновь становится готовым к работе в режиме внешнего обмена.В режиме регенерации адресный мультиплексор подключает к выходам 12 устройства выходы второго приоритетного шифратора 8, к выходам 13 - выходы первого шифратора 5. АК- определяются по отсутствию...

Номер патента: 1388946

Опубликовано: 15.04.1988

Авторы: Волошин, Коростелев, Лихачев

МПК: G11C 11/14

Метки: блок, возбуждения, доменной, памяти

...выводу, а истоками - к второму вы.воду катушки 3 индуктивности. Конденсаторы 8 и . 9 включены между затвором и стоком, а резисторы 1 О и 11 - между затвором и истоком полевых транзисторов 6 и 7 соответственно. В исходном состоянии транзисторы 4, 5, 6, и 7 заперты, ток в катушке 3 индуктивности отсутствует. Блок возбуждения 1 эа ботает следую ци м образом.Источники 1 и 2 питания поочередно подключаются к катушке 3 индуктивности с помощью транзисторов 4 и 5, на базы которых с устройства управления поочередно подаются управяюцие сигналы в виде прямоугольных импульсов положительной полярности, сдвинутых по фазе друг относительно друга на 180, з результате чего в катушке 3 индуктивностн формируется двунаправленный ток треугсльной...

Номер патента: 1388947

Опубликовано: 15.04.1988

Автор: Якимаха

МПК: G11C 11/40

Метки: памяти, элемент

...разрядной шины 9 на состояние элемента памяти. На вторук) числовую шину 14 5 1 О 25 ;б 3.3 гз 1 Г 5 О2поступает уровень О, который отпирает транзисторы 11 и 12, а на вторую разрядную шину 13 поступает уровень 1, который открывает транзисторы 1 и 2 первого инвертора независимо от их предыдущего состояния. При этом транзисторы 4 и 5 второго инвертора также открываются, а транзисторы 1 и 2 второго инвертора и транзисторы 4 и 5 первого инвертора закрываются,В режиме считывания записанной в элементе информации также возможны два случая работы. Съем уровня О целесообразен при подаче уровня 1 на числовую шину 10, тогда уровень О поступает через открытый транзистор 7 на разрядную шину 9. Если транзистор 2 второго инвертора заперт, то на...

Номер патента: 1388957

Опубликовано: 15.04.1988

Автор: Сморчков

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...К=п мультиплексоров 15. Входы кажлого мультиплексора 15, входящего в состав блока 4 коммутации, соединены с входами 12 в соответствии с табл. 2.Устройство работает следующим образом.Блок 1 управления задает счетчику 2 адреса режим последовательного обращения ко всем адресам контролируемого блока 19 памяти.В первый цикл записи по всем адресам блока 19 памяти по информационным разрядам 1 Зь 13 з, 13 з 13, 1 производится запись разрядов адреса в соответствии с табл. 1 и первым столбцом табл. 2, по разрядам 132, 134, 136 13 производится запись инверсной информации 13,=13 ь,213 =13 ь Затем следует цикл считывания по всему обьему блока памяти. Информация выходных разрядных шин контролируемого блока 19 памяти поступает на входы 14 блока 5...

Номер патента: 1392579

Опубликовано: 30.04.1988

Авторы: Зеебауэр, Корнейчук, Марковский

МПК: G06F 17/30

Метки: информации, памяти, поиска

...счетчика 34 (при переполнении счетчик 33 устанавливается в нуль и продолжает счет), который свидетельствует об отсутствии в блоках 2 искомой информации, или до появления сигнала совпадения на выходе одной из схем 6, код Номера которого формируется на выходе шифратора 11, фиксируется на регистре2 и поступает на входы мультиплексора 7, коммутируя ячейку, содержимое которой совпадает с признаком опроса, на выход 8, причем младшие разряды адреса указанной ячейки фиксируются на выходах 24, а старшие - на выходах 13 устройства. Одновременно с выхода элемента ИЛИ 1 О снимается сигнал единичного уровня, который, поступая на вход 26 блока 6 управления, инициирует выдачу последним сигнала конца операции с выхода 22.Режим поиска информации...

Номер патента: 1392587

Опубликовано: 30.04.1988

Автор: Иванов

МПК: G09B 9/00

Метки: оперативной, оператора, памяти, тренировки

...клкч 14, и первый поступивший код передается в коммутатор 7 При наличии корректирук. щего сигналы делитель 6 выдает сигнал в элемент 16 при втором, третьем и т.д. (т.е. заданном с пульгы 4) поступлении коды, соответствующего наиной длине последовательности. Распределитель 12, управляемый от шифратора 11, подключает блок 9 к регистрам блока 15, обеспечивая ра дельную запись результатов для последователь ностей информационных сигналов различной длины. Формирователи,3 выдают слу чайные коды, определяющие выбор адресов (строк) регистров 5. Столбцы, определяющие разрядность информационных сигналов, выбираюгся с пульты 4. Выбранные информационные сигналы с регистров 5 через коммутатор 7, определяющий в соответствии с поступившим на...

Номер патента: 1394217

Опубликовано: 07.05.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...закрытым и на втором входе входного элемента И 11 находится сигнал низкого .уров"ня, который запрещает переключениесчетчика 5 по второму синхроимпульсу,После прихода второго синхроимпульса логическая сдвигается спервого выхода регистра 6 сдвига нанвторой, а переключение счетчика непроисходит. Аналогично происходит присвоениепоследовательно-непрерывных адресовостальным неотключенным блокам памяти, 13942 7Таким образом, счетчик 5, хранящий адрес последнего годного блока,увеличивает свое состояние на единицу только после установления фактагодности очередного проверяемого бло"ка (т.е. после установки в единичноесостояние переключателя 1 проверяемого флока) .Одновременно с этим в регистре 6 10условных адресов записываются адре"са,...

Номер патента: 440960

Опубликовано: 15.05.1988

Авторы: Болдырев, Гиновкер, Мокеев, Тепман, Хрящев

МПК: G11C 11/40

Метки: памяти, элемент

...снижают надежность элемента памяти и ограничивают амплитуду импульсов записи.Цель изобретения - улучшить эксплуатационные характеристики и повысить надежность элемента памяти.Это достигается тем, что предлагаемая конструкция элемента памяти, кроме области двуслойного диэлектрика, обладающей эффектом запоминания,35 со слоем двуокиси кремния толщиной 15-40 А и слоем,нитрида кремния толщиной 600-1200 Л, содержит две дополнительные области двуслойного диэлектрика, прилегающие к области запоминания и имеющие толщину двуокиси кремния в 15-20 раз больше толщины слоя двуокиси кремния в .области запоминания.На фиг. 1 представлена конструкция предлагаемого элемента памяти; на фиг, 2 показан характер,.зависимости тока стока элемента памяти от...

Номер патента: 1397970

Опубликовано: 23.05.1988

Авторы: Ефимов, Синица

МПК: G11C 11/40

Метки: памяти, элемента

...приобретает качества туннельно-тонкого516 . Установлено, что после отжигаслоя двуокиси кремния толщиной около10 нм в атмосфере аммиака, в диапазоне температур 1300- 1500 К происходит ласть двуокиси кремния толщиной 10 нм. Проводят отжиг структуры в атмосфере аммиака при температуре 1400 К в течение 20 мин. Осаждением из газовой фазы при взаимодействии силана с аммиаком при температуре 1260 К формируют область нитрида кремния. После чего наносят первую проводящую область 4. Формирование диффузионных областей 5 проводят внедрением ионов легирующей, примеси в приповерхностную область полупроводниковой подложки 1 с последующим отжигом. Нанесением второй проводящей области 11 формируют контактные области 6 - 8 к стоку, истоку и...

Номер патента: 1399770

Опубликовано: 30.05.1988

Авторы: Зеебауэр, Корнейчук, Марковский

МПК: G06F 17/30

Метки: информации, памяти, поиска

...информации (фиг. 6) отличается от режимапоиска информации тем, что в исходном состоянии единичный сигнал подается на вход 25 устройства и одновременно с формированием единичногосчгнала на выходе 14 блока 10 управления формируется единичный сигнална его выходе 19, по которому производится запись по признаку в блок 2(при этом признаком является инфор.мационное слово, а записываемой ин"формацией - нулевой код в маркерномразряде блока 2), т.е. запись нуляв маркер занятости той ячейки, которая содержит информационное слово,На выходе 11 блока 10 управленияформируется единичный сигнал, по которому производится проверка совпадения информационного слова и снова,считанного иэ блока 1, на схеме 5сравнения. При появлении на выходе9 единичного...

Номер патента: 1399814

Опубликовано: 30.05.1988

Авторы: Вяземский, Холуянов

МПК: G11C 8/06

Метки: адресации, буферной, памяти

...а код Ом = 000000, Это объясняется тем, что разряд 2 кода часов изменяется не по двоичному закону. Поэтому для устранения ошибки в адресации изменение разряда 2 кода часов должно быть с необходимостью модифицированно, т.е. приведено к чисто двоичному закону, Таким образом,для принятого объема памяти продолжительность полного цикла изменениязначений Оч, О и Р составляет 48 ч.Устройство работает следующим образом.5На шину 7 поступают импульсы с периодом Т = 1 с от внешнего эталона. Как было принято выше младший разряд кода адреса (разряд 2 счетчика 1) меняется каждые 15 с, поэто му изменение двух старших разрядов счетчика 1 происходит по двоичному закону, по которому изменяются и младшие разряды счетчика 2 (графы 5 и 6 таблицы), Поэтому...

Номер патента: 1401520

Опубликовано: 07.06.1988

Авторы: Дебальчук, Дмитриев, Косарев, Рожков, Солошенко

МПК: G11C 29/00

Метки: оперативной, памяти

...выхода триггера 22 разрешает прохождение тактовых импульсов с делителя 12 частоты через элемент И 13 на счетчик 2 адресов, т,е. считывание информации из контролируемого блока 17 памяти продолжается. После формирования блоком 18 сравнения нового импульса неисправности процесс повторяется, После окончания первого цикла записи-считывания начинается второй цикл записи, выходы счетчика 4 циклов изменяют свое состояние и на информационный вход контролируемого блока 17 памяти поступает информация с выхода второго разряда счетчика 2 адресов после следующего переполнения которого наступает второй цикл считывания, и процесс повторяется. Во втором и последующих циклах считывания возможна ситуация, когда блоком 18 сравнения формируется импульс...

Номер патента: 1403097

Опубликовано: 15.06.1988

Авторы: Анохин, Бостанджян, Лешукович, Шац

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...проходит прямой или инверсный адрес, поступающий на информационные входы коммутатора 5 с первого выхода счетчика 4, либо фоновый или тестовый адрес, поступающий на входы коммутатора 5 с выхода формирователя тестовых сигналов 7,В зависимости от алгоритма выполнения теста с выхода формирователя тестовых сигналов 7 поступает сигнал, блокирующий счетный сигнал в счетчике 4. На информа 1403097Формуга азобретения 55 ционные входы формирователей 10 и 11 поступают с выхода формирователя тестовых сигналов 7 код операции и информационное слово, Сигналы с выходов формирователей 10 и 11 счетчика 6 и коммутатора 5 через блок сопряжения 8 поступают на проверяемый блок памяти 4.В блоке 12 выполняется сравнение считанной из блока памяти 14...

Номер патента: 1404059

Опубликовано: 23.06.1988

Авторы: Борисов, Кухарский

МПК: A61B 5/16

Метки: исследования, оперативной, памяти

...его выход открывается и поступивший от генератора тактовых импульсов 26 сигнал удерживает триггер 27 в нулевом состоянии. При этом на входы сумматора 30 по модулю два поступает нечетное количество единичных импульсов, что удерживает на его выходе управляющий сигнал, поступивший на генератор 2 случайных сигналов и таймер 9, Смены сигнала на б.поке 14 индикации не происходит до тех пор, пока оператор не ответит на поступивший стимул правильно. Если время ответа оператора превышает запланированное (т. е, на накопительный элемент 22 таймера 9 не поступает сигнал с блока 1 управления), то поступившие сигналы с триггера 10 и блока 6 ввода ответов открывают выход таймера 9 (включается в работу генератор 23 тактовых импульсов) и на второй вход...