Запоминающее устройство

(31) 86191 асударстееннын немет Совета Мнннстреа ССС не делам нэебретеннйн еткрытнй УДК681,327.67 (088.8)(45) Дата опубли 05,05,76 Бюллетень1 ования описания 11,05.7 Иностранецорж Корбин Ло (США) 12) Автор изобретен ностранная фирманл Каш Реджистер Компан фНэ 1) Заявит СТРОИСТ(54) ЗА ПОМИН АЮ к вычислит етение относике.тны запомни е матрицу из Изоб ной тех Иэведерж вши нающи.х селекто торный элементо рный комму коммутатор работы, ис жени я. Цель кзоб10 рами,ена схема устройстцу из Ю двоичных ов; нв фиг. 2 - схером матрица содерапоминаюшкх элеаграммы напряже лироввнными затво а фиг. 1 изображ одержашего матри минвюших элемент стройствв, в кото и -1 двоичных э в; на фнг. Э - диизо звп ма ментоний. вюшие устройства, содвоичных эапомиполевых транзисторах тор столбцов, селектрок,переключатель чники постоянного натения - повышение надежно ти устройства.Предлагаемое устройство отличается те что оно содержит блок переменного напря жения, переключатель переменного напряжения, первый н второй ключи, нвгрузочные полевые транзисторы, управляюший элемент, подключенный выходами к переключателю режима работы и через селекторный коммутатор столбцов - к первым выходам а двоичных эапоминвюших элементов матрицы, выходы которых подсоединены к источнику постоянного напряжения через нагрузочные полевые транзисторы, причем входы запоминающих .элементов соединены через селекторный коммутатор строк с переключателем переменно го напряжения, подключенным к блоку переменного напряжения, и с первым ключом,который подсоединен к источнику постоянного напряжения, а шина питания управляющего элемента подключена к источникупостоянного напряжения через второй ключКаждый из двоичных запоминающих элементов матрицы содержит двв полевыхтранзистора с переменным порогом срабатывания и изолированными затворами, прнЧем их истоки, стоки и затворы соединены соответственно с первыми выходами,вторыми выходами и входами двоичногозапоминающего элемента,Упрввляюший элемент выполи еме триггера на полевых транзис1365035Устройство содержит матрицу 1 из дво- ичных запоминающих элементов 2 на поле. вых транзисторах (фиг. 1),селекторный ком- мутатор столбцов 3, селекторный коммута-, тор строк 4, переключатель режима рабо-ты 5, блок переменного напряжения 6, переключатель переменного напряжения 7, ключи 8 и 9, нагрузочные полевые (МО ), транзисторы 10, 11, управляющий элемент 12, Двоичный запоминающий элемент 2 содержит полевые транзисторы 13 и 14 с п ременным порогом срабатывания, например транзисторы с - проводимостью структуры, металл-нитрид кремния-двуокись кремния- -кремний у которых затворы подключены ко входам 15, истоки - к первым вы ходам 16, а стоки - ко вторым выходам 17 двоичного запоминающего элемента, при- чем первые выходы 16 соединены с выходами 18 и 19 управляющего элемента 12,Постепенно возрастающее отрицательное напряжение, подаваемое блоком пере;менного напряжения 6, включает тот иэтранзисторов 13, 14, отрицательное пороговое напряжение которого меньше. Стокии затворы транзисторов 20 и 21 нагрузки управляющего элемента 12, имеющихМ 03-структуру, соединены с источникомпитания 22 (-24 в) через шины 23 и 24.Если пороговое напряжение транзистора 13 ниже порогового напряжения транзиттора 14 (например минус 2 и минус 6соответственно), стабильный двоичный эапоминающий элемент 2 находится в состо-яции, при котором между затворами и источником транзистора 13 имеется напря-,жение -2 в благодаря тому, что на изоляционном слое между нитридом кремния иокисью кремния запасено много электронов. ИЛ/ОЯтрвнзистор 14 не проводитэлектроны от стока к истоку, пока между его затвором и истоком не приложится напряжение - 6 в, поскольку до этогона его изоляционном слое между нитридом,,кремния и окисью кремния запасено малоэлектронов. Подложки ЙЯ 5-транзисторов,13 и 14 заземлены. Электроны, удерживаемые в транзисторе 13, воздействуютна находящийся под ним кремниевый полу-проводниковый материал, способствуя образованию в нем области р-проводимостимежду областью истока р-типа и областьюстока,Каждый из ЯЯ 05-транзисторов 13 и14 имеет слой окиси кремния толщинойпримерно в 3 0 ангстрем и слой нитридакремния толщиной около 1000 ангстрем,так что отрицательные заряды могут посгу-пать в слой между двуокисью кремния и)нитридом кремния из нижней кремниевой.подложки В-типа. Отрицательный заряд в слое между двуокисью кремния и нитридом кремния уменьшает отрицательное пороговое напряжение, с которого транзистор может накапливать (запоминать) заряды.Вместо транзисторов 13 и 14 ЯКЯ- структуры можно использовать транзисторы МАОЯ-структуры. ТранзистЬр ЛАОС структуры имеет металлический электрод; затвора, толстый изолирующий слой окисиалюминия, тонкий слой окиси кремния и кремниевую подложку, Заряд, накапливаемый в слое между окисью кремния, умень шает отрицательный порог срабатывания транзистора.Окись алюминия может быть заменена другим изолирующим материалом, однако в любом случае должны использоваться стабильные полевые транзисторы с переменным порогом срабатывания.Временная диаграмма работы двоично запоминающего элемента 2, изображенного на фиг. 2, показана на фиг. 3, Для считывания состояния элемента 2 замыкают переключатель переменного напряжения 7, При этом, как показано в точке И на фиг, 3, напряжение на входе 15 (цифровые обозначения соответствуют позициям на фиг. 1 и 2) становится отрицательным и заменяется со скоростью 24 в в микросекунду. Напряжение нв затворе ЯЯЯ- транзистора 13 достигает - 2 в в момент времени Я. Транзистор 13 начинает проводить и на его истоке появляется отрицательное напряжение. Транзистор 14 не проводиг, пока напряжение на входе 15 не достигне г -6 в, Однако, когда напряжение нв затворе Щ 70-транзистора 14 достигает -6 в сразу после момента времени Щ,исток транзистора 14,не становится отрицательным, так как выход 19 управляющего элемента 12 поддержи.вается под потенциалом земли, в И 05-транзистор 25 включается через шину 26, когда становится проводящим ЧИ 6-транзистор 13. Исток и сток МОЯ -транзистора 25 находится под потенциалом земли. Электрод затвора этого транзистора находится под потенциалом -4 в.В момент времени 1 П напряжение -2 в подается на затвор ЯМОВ -транзистора 13, который начинает проводить электроны от своего стока к выходу 18 управляющего элемента 12, который находится в состоянии, условно именуемом первым, когда отрицательное напряжение появляется нв его выходе 18 раньше,чем нв выходе 19 Отрицательное напряжение появляется на выходе 18 раньше, чем на выходе 19, так квк ЯЯЯ-транзистор 13 включается рань5136506этом транзистор 28 включаетса через шнну 29 в момент ЧИ, Твк как транзистор28 включен и его исток находится цодпотенциалом земли, его сток прииймает5 потенциал земли в момент ЧЦ, Следовательно, и выход 18 принимает потенцивп;земли в момент П. Так квк звтворМ 1 Ртранзистора 25 соединен с выходом 18, онпринимает потенциап земли через шину 2710;тоже в момент И. При этом транзистор 25, в момент Ч 11 отключается, и управпаюшийэлемент 12 переходит в нулевое состояние.Затем может включаться транзистор 13,, Однако управляющий элемент 12 уже ЬахО-1 б;дится в нулевом состоянии, и это невызо,вет изменений.Нагрузочные Ио-транзисторы 10 и 11:вместе с управлявшим элементом 12 используются для записи информации в дво-ф ичном запоминающем элементе 2 сразу после моментов времени 1 и Ч (см. фиг. 3),Как видно из фиг. 2, исток нвгрузочногоМОЯ-транзистора 10 соединен со й.током:Яу 1 О-транзистора 13, исток нагрузочного25 М 05-транзистора 11 - со стоком МК 05- транзистора 14. Стоки МОЯ -транзисторов10 и 1 1 соединены с шиной 30, котораа,находится под напряжением -24 в. В моментвремени управляюший элемент 12 переЗ 0 водится заземлением шины 27 и замыканием ключа 9 в состояние единица". Истокнагрузочного Л 03-транзистора 1 1 и стокИФ 05-транзистора 14 оказывается под нвпряжением -2,5 в.фь Выход 19 находится под нулевым напряжением, а нв выход 18 при замыканииключа 9 подается напряжение -24 в, Управляющий элемент 12 находится в состоянии "единица. Он переводит двоичный заф поминвющий элемент в состояние единицасразу же после момента(см. фиг. 3)подачей на звтворы.1 чИОЯ -транзисторов 13и 14 напряжения -30 в от источника на,пряжения 31.На шину 27, а следовательно и на выход 19, подается напряжение -24 в по отношению к шине 32, что переводит управляющий элемент в нулевое состояние в момент Ч, Ключ 9 замыкается, Напряжение50истока Р 105-транзистора 10 и стоквР 11 УО 5- трвнзисторв 13 возрастает до -2,5 в,ше транзистора 14, Управпяюший элемент, 12 снова переходит в состояние "единица" при иовом поступлении напряжения -24 в на шину 24 через ключ 9. Следоватепьно, 1 единица считывается сйК 05 структуры топько тогда, когда состояние,двоичного звпоминвюшего элемента 2 сдвигается упрвв,пяюшим элементом 12 во время считывания с элемента 2, Единица выраженная, 1состоянием управпяюшего элемента 12,может передаватьса на вычислительное устройртво с шины 27. Управляющий эле мент. 12, собранный по схеме триггера, является предпочтительной формой выполнения устройства запроса и считывания для двоичного запоминающего элемента 2.Однако вместо нее могут использоваться и другие устройства запроса и считывания.Управпяюший элемент 12 эффективновоопринимает информацию от двоичного запоминающего элемента 2, даже еспи разница в пороговых напряжениях ЯРО-транзисторов 13 и 14 изменяется в пределах нескольких десятых вопьтаврезупьчте потери заряда с промежуточного слояЮ 9- транзистора. Двоичный запоминающий эпемент 2 обладает, повышенным временем считываемой памяти (свыше года), Еше раз необходимо заметить, что чувствительная считывающая цепь реагирует нв различия пороговых напряжений тРанзисторов 13 и 14, а не на их абсолютные величины.Для записи нуля пороговое напряжение ЯЩЯ -транзистора 14 делается менее отрицательным (-2 в), чем пороговое напряжение МЮОЗ -транзистора 13 (-6 в), как это схематически изображено в момент Ч (фиг, 3). Двоичный запоминающий элемент 2 при этом находится в состоянии "нуль", Для его перевода в нулевое состояние в момент У и для считывания этого нулевого состояние в момент УИ используется управляющий элемент 12. При этом транзистор 14 проводит раньше транзистора 13, Теперь транзистор 14 заряжается, в то время как транзистор 13 остается незаря 1 женным.Опишем теперь работу при считывании нулевого состояния двоичного запоминающего элемента 5. В момент времени И напряжение на затворах транзисторов 13 и 14 становится отрицательным и начинает возрастать со скоростью 24 в в микросекунду. В момент И транзистор 14 включается прежде транзистора 13. Исток транзистора 14 становится отрицательным в момент Ч 11., Затвор ЯОЯ -транзистора 28 находится под напряжением -4 в, При Подача напряжения -30 в на вход 15через ключ 8 сразу же после момента Ч М переводит двоичный запоминающий элемент2 в нулевое состояние. Управляющий элемент 12 переводится в нулевое состояние; в момент T, переводя запомина 1 ощий элемент 2 в нулевое состояние сразу же пос 60 ле момента У .Состояние единица", в котором находится запоминающий элемент 2, изображенный на фиг. 2, в момент времени фъжет быть стерто в момент ф подачей на пряжения. ЗОв от источника напряжения ЗЗ на затворы ЛЮБ-грвнзисторов 13 и 14 через ключ 34. Подложки обоих трвн- ,эисторов заземлены. Электроны в кремниевой подложке под слоем нитрида кремния в транзисторе 14 перемещаются в момент: Ф к слою между нитридом кремния и окис кремния. Пороговое напряжение транзистора 14 изменяется в момент 1 Ч от -6 в до -2 в.Пороговое напряжение транзистора 13 в м мент 1 Чостается нв уровнев, твк квк в нем в изолирующем слое между нитрндом кремния н окисью кремния уже имелся знв- чительный избыток. электронов. Таким образом, изолирующие слои между нитридом кремния и окисью кремния в транзисторах 13 и 14 в момент времени О оказываются заряженными отрицательно, что приводит к стиранию информации в запоминающем элементе 2, 1Внутреннее сопротивление ЯЯ- тракзксто- ров 10 к 11 порядка 100 000 ом, вто время квк внутреннее сопротивлениеЯЯЯ- транзисторов 13 к 14 около 5 000 ом. Следовательно, когда транзистор 13 или 14 проводит, потенциал его стока очень бли-) зок к потенциалу земли, в его исток находится под потенциалом земли, Тем самым между затвором и истоком и стоком транзистора 14 сразу же после моментами обес 7 цечиввется разность потенциалов почти в 30 в. Пороговое напряжение транзистора 14 становится более отрицательным сразу же после моментатвк квк нв его исток в этот момент поступает потенциал земли. Когда исток транзистора 13 поддержи- . вается в момент под нулевым напряжением, в на затвор сразу же после момента У подается напряжение -30 в, ток от трвнзисто- ра 13 течет через транзистор 10, Нв сток транзистора 13 подается в это время нвпряжение -2,5 в,тогда как сток транзистора 10 поддерживается под напряжением -24 в.Электроны отводятся от слоя между китри дом кремния и окисью кремния транзистора 13 сразу же после момента физменяя его пороговое напряжение с -2 в,до -бв. Таким образом, при считывании, в момент Щ нв соединенные затворы транзисторов 13 и 14 со входа,15 подается возрвствющее отрицательное запирающее напряжение,1 и транзистор 14 включается при -2 в, в транзистор 13 не включается пока напряжение на электроде его затвора не достигнет -бв относительно электрода истока. 5136508Нв фиг. 1 изображена матрица 1 иэ че-,тырех двоичных рацоминающкх элементовЗатворы транзисторов 13 и 14 соединенысо входом 15, который через селехторный:,коммутатор строк 4 подключен к блоку цеременного нацряжекня 6. Истоки транэисто-ров через выход 16 соединены со столбцом 1селекторных К(ф -транзисторов 35 и 36кли 37 и 38,.управляемых ключом 39, се- Ю лекториого коммутатора столбцов 3, выходыкоторого цодключены к выходам 18 и 19управляющего элемента 12. Таким образомобеспечивается считывание или запись налюбом запоминакнцем элементе. Стоки трак- . р зисторов 13 и 14 запоминающих элемен 1 тов 2 соединены через выход 17 с кагрузочкымн транзисторами 10 н 11, которыев свою очередь, соединены с источником напряжения 22. Столбец матрицы выделяюттранзисторы 35 -38. Уцрацюощий элемент12 используется для считывания информации с любого запоминающего элемента матрицы, а также для записи новой информациив любой запоминающий элемент.Затворы сейекторных, транзисторов 3538 соединены с ключом 39, который обеспечивает выбор любого элемевта матрицы. Та- .1ккм образом, запись или считывание могутбыть получекы иа любом запоминающемэлемекте с помощью средств селекции столбцов и строк.Последовательность запоминающих элементов образует стабильную запоминающуюматрицу. При считывании, управляемом электрически, только в запоминающую матрицу,изображенную нв фиг. 1, могут быть стабильно записаны четыре двоичных единицы информации. Одна единица может быть записана в каждый зацомннвюший элемент. щ Информация, записанная в любой выбранный запоминающий элемект 2, изображенный нв фяг. 1; считывается так же, какэто было описано для считывания информации с элемейтв 2 изображенного на фиг 2.45 Запись, считывание и .стирание в выбранномзапоминающем элементе проясходит так же,.как это объяснялось цри рдссмотреиии временной диаграммы, изображенной нв фиг. 3,Матрица 1 может испоа зоветься в качест- Ю ве стабильной запоминающей матрицы сэлектрическим управлением для записи хаотически поступающей информации. Как показано ка фиг. 1 для считывания информациис любого.запоминающего элемента через йб управляющий элемент 12 или для записиновой информации в любой запоминающийэлемент через управляющий элемент 12 ис-,пользуется переключатель режима рвботы 5.Чтобы записать значение "нуль" в выбранЕф ный запоминающий элемент, надо сначалайеревести в нулевое состояние управляющий элемент 12, Это достигается подачейнапряжения -24 в нв выход 19 через пеРеключатель режима работы 5 и шину 27, Затем замыкают ключ 9, переводя управляющий элемент 12 в нулевое состояние, пос-.ле чего переключатель режима работыможет быть переведен в положение считыванин. Минус 24 в на выходе 19 и нуль.на выходе 18 означают, что управляющий1 элемент находится в нулевом положении.Ключ 9, оставаясь замкнутым, подает науправляющий элемент 12 напряжение -24 вчерез шину 24.После этого поворотом ключа 39 влево;выбирают левый столбец запоминающих эле 1 ментов. При замыкании ключа 8 на выход15 через ключ 34 и селекторный коммутатор строк 4 подается напряжение -30 в.Запоминающий элемент 2 переводят в нульподачей напряжения -3 Ов от источника напряжения 31 через ключ 8.Соответственно единица может быть записана в запоминающий элемент 2 при предварительном переводе в состояннев феди.ннцв управляющего элемента 12. Выход19 при этом должен поддерживаться переключателем работы 5 под потенциалом земли. Затем управляющий элемент надо перевести в состояние "единицами замыканием;ключа 8,Управляющий элемент 12 освобождаетсярвэмыквнием ключа 9 и немедленным эамыканнем его.Для считывания с выбранного зацомннаю; щего элемента первоначально селекторнымкоммутатором столбцов 3 выделяют столбец1двоичныхзапоминвющих элементов, Запоми нающий элемент 2 предварительно переводятв состояние "единица. Правый столбец матрицы, изображенной нв фиг. 1, выделяют поворотом ключа 39 вправо, например, при выборе для считывания двоичного запоминающего элемента 2 Селекторный коммутаторстрок 4 переключают на шину 40. Переключатель переменного напряжения 7 замыкается, а ключ 9 размыкается, и возрастаю:шее отрицательное напряжение подается назатворы транзисторов запоминающего элеСмента 2,который цри новом замыкании клю),ча 9 переводит освобожденный управляющий элемент 12 в состояние единица", Переключатель режима работы 5 находится нри этом в положении считыввиля. Потен- .циал землв на шине 27 указывает, что управляющий элемент 12 находится в состоя 4 нии федвницаф и, следовательно, что в этом же состоянии находится запоминающий элемент 2 ч.,изобретенияформула1. Запоминающее устройство, содержащеематрицу из и двоичных запоминающих элементов на полевых транзисторах, седекторный коммутатор столбцов, селекторный коммутатор 5 строк, перекщочвтельрежвма работы, источникипостоянногонапряженна, отлвчающее с я тем, что, с цельюповышенияегонвдежности, в него включены блок переменного напряжения, переюпочатель переменного напри вФ жения,авва ключа, нагруэочные полввыв транзисторы, управлякхций элемент,. подключенныйвыходами к переключателю режима работы вчерез селекторный коммутатор столбцовк первым выходам и двоичных апомннвкхцих ээ элементов, вторые выходы которых подсоединены к источнику постоянного напряжения через нагрузочные полевые транзисторы, причем .входы запоминающих элементовсоединены через селекторный коммутатор ЭФ строк с переключателем переменного напра-г,жениЫ подключенным к блоку переменного,напряжения, и с первым ключом, которыйподсоединен к источнику постоянного напряжения, в шина питания управляющего эле мента подключена к источнику постоянногонапряжения через второй ключ.2, Запоминающее устройство по п.1,отличающееся тем, чтокаждыйиз двоичных запоминающих элементов мвт Ф рицы содержит два полевых транзистора спеременным порогом срабвтыввния и изолированными затворами, причем их истоки, стоки и затворы соединены соответственно спервыми выходами, вторыми выходами и 46 ходами двоичногс запоминающего элемента.3. Запоминающее устройство по п,1,о т л н ч а ю ш е е с я тем, что в немуправляющий элемент выполнен по схеме ЭФ триггера нв полевых транзисторах с изолированными эатвореми./22 Тираж 723 П И Государственного комитета Совета Минино делам изобретений и открытий 13035,Москва, Ж, Раушская наб., д. 4/ Заказ 36 ВНИИдпис новтров СССР ал ППП "Патент.:г, Ужгород, ул. Гагарина, 1