Устройство для управления регенерацией информации в динамической памяти

, Я 4346 Сооэ Советских Социалистических Республик(23) ПриоритетОпубликовано 15,05.76, Еюллете ь Ъс 1 л. б 11 С 21/О Государственный комитет Совета Министров СССР по делам изобретений ДК 681,327(088.8 открыти икования опцсяГия 20.07.76 та опу(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ В ДИНАМИЧЕСКОЙ ПАМЯТИ(Т,1 - . допусти)5 ое вциц ЗУ. Гслц за в к 55, элемент 11 ЛИ емя хранения ццформаемя т выбраны все стро выдает сигнал О, а Изобретение относится к вычислительцои технике и предназначено для использования в запоминающих устройствах (ЗУ) ца ЧДП- транзисторах.Известны устройства для управления реге нерацией информации в динамической памяти, содержащие адресный блок, первые входы которого подключены ко входам устройства, вторые входы - к выходам шифратора, г выходы - к дешифратору, соединенному своими 10 выходами с первыми входами элементов памяти, вторые входы которых подключены к блоку управления, а выходы - к элементу ИЛИ. В известных устройствах при поступлении требований на регенерацию от двух 15 или более элементов памяти одновременно производится регенерация информации последовательным обходом всех адресов строк с помощью счетчика, что приводит к избыточному количеству тактов регенерации, 20Отличием описываемого устройства является то, что оцо содержит элементы И ц НЕ, причем выход каждого элемента памчти, кроме первого, соедицец с первым входом соответствующего элемента И непосредст венно, а со входами последующих элементов И - через элементы НЕ, выходы элементов И и первого элемента памяти, выход которого соединен со входами элементов И через элемент НЕ, подключены ко входам 30 шифратора. Зто позволяет повысить быстродействие устройства.На чертеже представлена блок-схема устройства,Оно содер)кцт сдрссцый Олок 1, дешифратор 2, элементы памяти 3, элемент ИЛИ 4 элементы НГ 5, элементы И 6, шифратор 7 и блок уцравлешя 8.При по:туцлец.и цз внешнего устройства (например. ЦВ.11) сигнал Сорос блок управления Я мстя:явлцвяе Г эле)ецты Г.я.15 тц 3 в состояш;е 1 и выдает сигнал управления ца входы адресного блока 1, разрешающий , рохождецце внешнего кода адреса к ЗУ ц ОлокируОщцй код я;Ч)еса От шп)ряторГ 7. Первы импульс обращеш)я и ЗУ осуществляет запуск блока управления 8 и разрешает поступление информации ца входы элементов памяти 3 от дешцфратора 2, соответствуОце колу адреса ЗУ, Прц выборе какой-либо строки ЗУ происходит запись О от дешцфратора 2 в элемент памяти 3, соответствующий этой строке. Состояние всех элементов памяти анализируется с помощью элеме 5 та ИЛ 1 Л 4Т,. по окоцчяццц в)емеццого интервала2блок управления 8 разрешает прохождение внешнего адреса на входы ЗУ через адресный блок 1. Если за время т, хотя бы одна строка не выбрана, элемент ИЛИ 4 выдает сигнал 1, блок управления 8 запрещает прохождение внешнего адреса и разрешает прохождение адреса от шифратора 7 и через адресный блок 1 на выход ЗУ, а также выдает во внешнее устройство сигнал Занято, запрещающий обращение к ЗУ, Если сигнал 1 поступает от элемента памяти первой строки, то элемент НЕ 5, связанный с ним входом, образует на выходе сигнал О, блокирующий выходы всех элементов И 6,Таким образом, обеспечивается возбуждение только одного входа шифратора 7, связанного с элементом памяти 3 первой строки, и появление на выходе шифратора 7 кода адреса этой строки, проходящего через адресный блок 1 на вход ЗУ и дешифратора 2, При этом элемент памяти 3 первой строки переходит в состояние О и снимает через элемент НЕ 5 блокировку элементов И 6, Аналогично сигнал 1 с выхода -го из (пг - 1) остальных элементов памяти 3 запрещает прохождение сигнала 1 с (т - 1) элементов памяти через элементы И 6 с помощью соответствующего элемента НЕ 5, связанного со входами (т - ) элементов И 6,Использование элементов НЕ 5 и элементов И 6, связанных как указано выше, обеспечивает однозначное возбуждение входов шифратора 7 и появление на его выходах адресов только тех строк, которые требуют регенерации, Если все элементы памяги 3 оказываются всостоянии О т. е. выора ными, элемент ИЛИ 4 выдает сигнал 0, по которому блок управления 8 формирует сигнал, разре шающий доступ к памяти внешнего устройства, производится сброс схемы в исходное состояние, и работа схемы в следующем инХРе2протекает аналогично. тервале10 Формул а изобретения И Устройство для управления регенерациейинформации в динамической памяти, содержащее адресный блок, первые входы которого подключены ко входам устройства, вторые входы - к выходам шифратора, а вы ходы - к дешифратору, соединенномусвоими выходами с первыми входами элементов памяти, вторые входы которых подключены к блоку управления, а выходы - к элементу ИЛИ, отл и ч а о щеес я тем, что, с 25 целью повышения быстродействия устройства,оно содержит элементы И и НЕ, причем выход каждого элемента памяти, кроме первого, соединен с первым входом соответствующего элемента И непосредственно, а входа ми последующих элементов И - черезэлементы НЕ, выходы элементов И и первого элемента памяти, выход которого соединен со входами элементов И через элемент НЕ, подключены ко входам шифра торя.