Устройство для управления адресным блоком памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 515153
Авторы: Кадышев, Лаврентьев, Тимофеев, Шумилов
Текст
(51 11 С 7/00 с присоединением заявки сударстаенныи комитетоввта Министров СССРо делам изобретенийи открытий 23) Приоритет43) Опубликовано 2 3) УДК 681.327.6) Дата опубликова Кадышев, Б. ф. Лаврентьев, А, О. Тимофеев и Л милов 72) Авторы изобретения инградский ордена Ленина электротехнический институт имени В. И, Ульянова (Ленина) 71) Заявител 54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ АДРЕСНЫМ БЛОКО ПАМЯТИИзобретение относится к вычислительной технике в частности к устройствам управжния адресными цепями памяти.Известны устройства для управления адресными блоками памяти, которые содержат 5 адресные дешифраторы, входы которых соединены с одними входами блоков местного уп-. равления, а выходы подключены к входам формирователей числовых токов, и источники питания, 10Однако возникает нерациональный расход мощности по адресным цепям нз-за тсе.о, что в числовые шины запоминающего устройства поступает импульс тока, амплитуда которого одинакова как для такта считыва- И ния, так и для такта записи.Цель изобретения - снижение потребляемой мощности.Достигается зто благодаря тому, что устройство содержит делитель напряжения, один вход которого соединен с источником питания, другой вход - с вторым выходом блока местного управления, в выход подключен ко вторым входам формиоователей числовых токов.И На чертеже представлена функциональная схема предлагаемого устройства.Вход адресного дешифратора 1 соединен с одним из выходов блока 2 местного управления, в выходы подключены к входам формирователей 3 числовых токов, источник питания 4 соединен с одним из входов делителя напряжения 5, другой вход которого подключен к выходу блока местного управления, а выход делителя напряжения соединен с вторыми входами формирователей числовых токов.Устройство для управления адресным блс ком памяти работает следующим образом. Блок 2 местного управления выдает импульс разрешения на дешифратор 1 и управляет делителем напряжения 5 твк, чтобы на его выходе был высокий уровень напряжения. На выходе дешифраторв 1 с номером, соответствующим коду адреса, возникает управляющий сигнал, который запускает формирователь числовых токов. Последний выдает в чис ловую шину импульс тока с амплитудой. По истечении времени, необходимого для такта считывания, в момент начала такта записи515153 Составитель тл дакарТехред Н,Ханеева Корректор Т. 7 ревцова Редактор Е.Гончар Заказ 6191 тиРаж 723 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, 113035, Раушская наб., 4 Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 3блок местного управления выдает на вход делителя напряжения 5 управляющее всадействие так, чтобы в течение такта записи на его выходе был низкий уровень напряжения, За счет этого амплитуда числово 5 го тока снизится до величины 1 . Та+за ким образом достигается снижение потребляемой мощности при управлении адресным блоком памяти.формула изобретения 10Устройство для управления адресным блоком памяти, содержащее адресный дешифратор, вход которса о соединен с одним из выхо.дов блока местного управления, а выходыподключены к входам формирователей числовых токов и источник питания, О т л и ч аю щ е е с я тем, что, с целью сниженияпотребляемой мощности, устройство содержит делитель напряжения, один вход которого соединен с источником питания, другой вход - с вторым выходом блока местногоуправления, а выход подключен ко вторымвходам формирователей числовых токов.
СмотретьЗаявка
2034399, 14.06.1974
ЛЕНИНГРАДСКИЙ ОРДЕНА ЛЕНИНА ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. И. УЛЬЯНОВА
КАДЫШЕВ ШАМИЛЬ КАЮМОВИЧ, ЛАВРЕНТЬЕВ БОРИС ФЕДОРОВИЧ, ТИМОФЕЕВ АЛЕКСАНДР ОРЕСТОВИЧ, ШУМИЛОВ ЛЕВ АЛЕКСЕЕВИЧ
МПК / Метки
Метки: адресным, блоком, памяти
Опубликовано: 25.05.1976
Код ссылки
<a href="https://patents.su/2-515153-ustrojjstvo-dlya-upravleniya-adresnym-blokom-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для управления адресным блоком памяти</a>
Формирователь адресных сигналов для блоков памяти
Номер патента: 1163354
Опубликовано: 23.06.1985
Авторы: Высочина, Копытов, Солод
МПК: G11C 7/00, G11C 8/00, H03K 19/20
Метки: адресных, блоков, памяти, сигналов, формирователь
...на транзисторах 1 и 2 является входомформирователя, а выход подключенк затвору верхнего транзистора 7 парараэного усилителя, затвор транзис.тара 8 которого соединен с входом формирователя. Выход парафазного усилителя соединен с входом третьего инвертора (эатвор транзистора 6) и систоком транзистора ключевого элемента 10, затвор которого подключенк выходу третьего инвертора на транзисторах 5 и 6, а сток - к входувторого инвертора на транзисторахЪ и 4 и к истоку и затвору нагрузочного элемента на транзисторе 9с обеднением заряда.Формирователь работает следующим образом.При поступлении навход схемысигнала с уровнем логического нуля,транзисторы 2 и 8 закрываются и назатворетранзистора 6 устанавливается положительный потенциал. Тран 1...
Формирователь тока катушек индуктивности для доменной памяти
Номер патента: 1536439
Опубликовано: 15.01.1990
Авторы: Аникеев, Коростелева
МПК: G11C 11/14
Метки: доменной, индуктивности, катушек, памяти, формирователь
...является входом управления формирователя тока. Формирователь гозволяет сократить до двух число дорогих высокочастотных транзисторон для коммутации питающего напряжения. 2 ил. ого поля в доменных другие выводы катуш к коммутаторам 4 вь ктивности, каждый и т четыре ключевых эПри подаче на вход 10 управления ком мутатором сигнала выбора 0 в катушке, подключенной к данному коммутато- ру, начинает протекать переменный ток. В такте А открыт транзистор ЧТ 1 полумостовой схемы 1. Ток катушки 1 Протекает через ЧТ 1, катушку 2, диод 5, транзистор 9 и диод 7. В такте В транзистор ЧТ 1 закрывается, а спадающий ток Т протекает по диоду ЧР 2 полумостовой схемы 1, катушке 2, диоду 5, транзистору 6 и диоду 7. В такте С открывается транзистор ЧТ 2.В...
Формирователь адресных токов для блоков памяти
Номер патента: 1109074
Опубликовано: 15.08.1984
Автор: Януш
МПК: G11C 11/4193, G11C 7/00
Метки: адресных, блоков, памяти, токов, формирователь
...реэисто ра, коллектор ключевого транзисторасоединен с другим источником питания 23.Цель изобретения - повышение быстродействия формирователя,Поставленная цель достигается тем,что в формирователь токов запрета иадресных токов для блоков памяти, сожержащий входной трансформатор, одинконец первичной обмотки которого подключен ко входу управляющей схемыТТЛ, другой - через резистор к одномуисточнику питания, первый конец вторичной обмотки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора иодному концу согласующего резистора,второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другимконцом согласующего резистора, коллектор ключевого транзистора...
Генератор сигналов для формирования управляющих токов доменной памяти
Номер патента: 1725255
Опубликовано: 07.04.1992
Авторы: Горохов, Драчук, Иванов, Косов, Савельев
МПК: G11C 11/14
Метки: генератор, доменной, памяти, сигналов, токов, управляющих, формирования
...5 зеркально его напряжению в первом цикле в силу зеркальности состояний сдвигового регистра в этих циклах. Поэтому в течение первого и второго циклов работы на выходе преобразователя 5 формируется ступенча-. тое напряжение, середины ступенек которого соответствуют положительной полуволне синусоидального напряжения - напряжению первой полуволны. Аналогичным образом в третьем и четвертом циклах работы на выходе преобразователя 5 формируется напряжение второй полуволны, в точности повторяющее напряжение первой полуволны,С выхода преобразователя 5 напряжение двух полуволн поступает на сигнальный вход коммутатора 12, управляемого логическими элементами И 19 и 20. В отсутствии (низком уровне) стартстопного сигнала на входной шине 24...
Устройство для связи процессора с оперативной памятью
Номер патента: 750489
Опубликовано: 23.07.1980
Авторы: Аноприенко, Белалов, Лихтер, Мельниченко, Харитонов
МПК: G06F 13/00
Метки: оперативной, памятью, процессора, связи
...может потребоваться запись от одного до восьми байтов. Номера байтов, информация которых будет записана в ОП, задаются единичными значениями соответствующих разрядов маски. Восьмиразрядный код маски формируется блоком 1 и пересылается в ОП через второй выход двумя порциями по четыре разряда одновременно с информационными словами, подлежащими записи. Код маски формируется в зависимости от микрооперации записи, младших разрядов адреса, определяющих адрес байта в границах двойного слова, и дополнительного кода, который при записи переменного числа байтов указывает адрес (номер) последнего записываемого байта. Этот код формируется в устройстве управления ЭЦВМ на счетчике последнего байта при командах, которые обрабатывают операнды...
Предыдущий патент: Способ изготовления матрицы для запоминающего устройства
Следующий патент: Буферное запоминающее устройство
Случайный патент: Способ получения д-этилбензолсульфохлорида