Буферное запоминающее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 12.09.74 (21) с присоединением заявки1) М. 05 9047 11 С 9/00 ооударственный номитеСовета Министров СССРпо делам изобретенийи открытий 23) Приоритет43) Опубликовано 25.05.76,Бюллетень1945) Дата опубликования описания 11.08.76 2) Авторы С. Г ков и В. А. Шрайбм зобретения 71) Заявитель(54) БУФЕРНОЕ ЗАПОМИНАЮШЕЕ УСТРОЙС Изобретени устройствам. Известное ство, содержа мяти, информа торой через эл ветственно к взапоминающим тносит фиг, 1 из ого устрои ммы, пояс бражена блок-схема предства; на фиг. 2- временныеняюшие его работу,буферное запомшее матрицу оп ционные входы ементы И под инаюшее устроиеративной пади Буферное запоминающее устройство содержит блок управления 1, генератор импульсов 2, входной регистр 3, элементы И 4, матрицу опеюативной памяти 5, элементы И 6, выходной регистр 7, счетчики адресов записи 8 и считывания 9, дополнительные элементы И 10 и 11, элементы ИЛИ 12 по числу разрядов счетчиков 8 и 9, дешифратор адреса 13.Выходы генератора импульсов 2 подключены к блоку 1Информационные входы и выходы матрицы оперативной памяти 5 подключены соответственно к выходам и входам регистров 3 и 7 через элементы И 4 и 6,Информационные выходы счетчиков 8 и 9 подключены к входам элементов ИЛИ 12 через элементы И 10 и 11 соответ твенно, к управляющим входам входам групп элементов И 10 и 11 подключены выходы блока 1, форсирующего стробирующие сигна выходы колючены соотвходам входног ых тчики адресовненные с блокомеса, подключенпамяти, харакыходного регистров, сч урными затраедлагаемо ройстя упроше р импульсов, к блоку управслу разрядов с элементы И, тх подключень выходь ления,во со е д ржит генерато которого подключены элементы ИЛИ по чи четч информак выхс равляю- выхоментов входаов, дополнительные ионные входы котор ответствующих счет ов, уния,ших э дам с шие в ды - ИЛИ, ми де оды - к бло входам соот ыходы котор ифратора ад пюавл етствую х соеди ны а. записи и считывания, соеди управления, дешифратор адр ный к матрице оперативной геризуется большими аппара тами,53) УДК 681,327(088лы У, У . Выходы элементов ИЛИ 12подключены к входам дешифратора адреса 13.Устройство работает следующим образом,При поступлении одного из сигналов У5У код с выхода соответствующего счетчика поступает на дешифратор адреса 13, выходы которого соединены с адресными шинами матрицы оперативной памяти 5, Привозбуждении соответствующих адресныхшин матрицы обеспечивается обращение кк матрице 5 по выбранному адресу.Генератор импульсов 2 непрерывно вырабатывает последовательности импульсов15записи и считывания, частотой Р и Р( Г 1= Г ), разнесенные по времени,Блок управления 1 формирует сигналы1 5 20Операции записи и считывания осуществляются асинхронно по сигналам ЗП и СЧ,постуыющим от источника и приемника сообщений соответственно (на чертеже не показаны). 23Совмещение во времени операций записи и считывания достигается за счет следующих соотношений между длительностя -ми асинхронных сигналов ЗП, СЧ и гчрг -метрами последовательностей импульсов 30записи и считывания:т )+,зпТ .)1 +1,сч У35При любых фазовых соотношениях между сигналами ЗП и СЧ в течение длительности любого из этих сигналов можно выделить один целый импульс записи У и один целыи импульс считывания, разнесенные во времени, Таким образом, даже при совпадении по фазе сигналов ЗП и СЧ (совмещение операции) за счет разнесения во времени импульсов записи и считывания обе операции будут выполнены.Импульсом У стробируется запись слова, считываемого из матрицы 5 в регистр 7.Из выделенных импульсов У , У фор 1 2 мируют разрядные стробы записи У и так 3 товые импульсы У, У счетчиков 8 94 5соответственно. Кроме того, импульсы У У используются в качестве адресных стро 2бов.Блок управления 1 формирует сигнал Х уведомляющий приемник о наличии в устройстве хотя бы одного слова, а также сигнал Х , уведомляющий источник информации о том, что устройство готово принять очередное слово,Формула изо сретенияБуферное запоминающее устройство, содержащее матрицу оперативной памяти, информационные входы и выходы которой через элементы И подключены соответственно к выходам и входам входного и выходного регистров, счетчики адресов записи и считывания, соединенные с блоком управления, дешифратор адреса, подключенный к матрице оперативной памяти, о т л и ч аю ш е е с я тем, что, с целью упрощения устройства, оно содержит генератор импульсов, выходы которого подключены к блоку управления, элементы ИЛИ по числу разря дов счетчиков, дополнительные элементы И, информационные входы которых подключены к выходам с о ответствующих счетчик ов, управляющие входы - к блоку управления, а выходы - к входам соответствующих элементов ИЛИ, выходы которых соединены с входами дешифратора адреса.515154Составитель В, Рудаков Редактор Т. Ива )ва Техред Т, Курилко КорректоР Е, Рожица Заказ ЫЪЗ Изд, МТираж 723 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытийМосква, 113035, Раушская наб., 4Филиал ППП "Патентф, г. Ужгород, ул. Проектная, 4