Инжекционный элемент памяти

к;1 ф.д- ",",1". т "СЕЛ%И 7.СПИИЗОБРЕТЕНИЯ Сабз СоветснилСоциалистическинРеспублик 11) Б 13391 ВТОР СКОМУ СВИДЮВЛЬОВУ к авт. свид-ву оп ель 2Р 1) Ч 1 л 11 11 г,0 Ю 2) Зяявлено 28,01с присоединением за(23) 11 риоритет(43) Онубликовнио 0 4 (21)199 Э 01вки Гасудорстненный комитет Вавата Миннстраа ССГа па делам изобретений н открытий) УД) 681,М 788ОЕ 8,8) 5) Лата опубликования описания 12,05,7 Авторы зобретения Березин, В. И, Кимарский, Е, М. Онищенко и А. С. Фелонии Заявите 5 ) ИНЖЕКЦИОН МЕНТ ПАМЯТ Одн е элементы памяти неы и требуют для вперацииимпульсной мощности т таточно надежи записи большойЦелью изоб надежности рабч 26 2рутения явля оты элемент тся повыше памятц пр Изобретение относится к области интег ральных запоминающих устройств,Известны инжекнионные элементы памя- ти, В известных элементах бистабильную ячейку образуют два работающих в инверсном режиме л-Р-тт транзистора, коллекторы которых подключены,к адресной шине,первый эмиттер первого и-Ри трайзистора подключен к базе второго, вмиттер второго - к базе первого,- а,второй эмиттер 1 первого Ф+атранзистра подключен к шине считывания, и два р тфтранзистора, коллектор каждогоиз которых подключен к эмиттеру соответствующего тт-р-птранзистора, базы - к адресной шине, а эмиттерык шине питания, Для записи информации используются допопнительные эмиттеры в Ф.Р й транзисторах или другие компонен 2записи информации и снижение потребляжмой при записи мощности.Эта цель достигается путем ввепеттнярезистора, включенного между эмиттерами -тт-Р транзисторов, причем емиттервторого р-п)т транзистора подключен кпервой шине записи, и допалнительногоР- тт -Р транзистора, база которого поеключена к адресной шине, эмиттер - ковторой шине записи, коллектор - к коллет",тору первого Р-п-Р транзистора, а такжетем, что резистор выполйен в виде емутерного слоя Р-и-р транзистора,На чертеже представлена принципиальная схема ийжекционного элемента памяти.Запоминающий элемент состоит из трех-тт-р транзисторов с продольной структу рой, двух тт-р-тттранзисторов, один нз коте-рых имеет два эмиттера, н резистор,ов О Эмиттер тт-Р транзистора 1 подключен к 1 " , первой шине записи 2, база : ко входу выборки 3, коллектор - к первой узловой тощ , ке 4. Эмиттер-тт-Ртранзистора 5 подклтоюен через резистор 6 кпервойшинезяпттси, база - ко входу выборки 3, комлекта.4уровня, превышающего ие 2-3 потенциал: аявы 2. Ттда иоплюатсриый так.аф РЩф звотора 8 будет в 10-20 раз болыие, чем коллекторный ток транза:тора 1, и произойдет переключение элемента, поскольку инверсный коэффициент усиления Э+и транзиоторов не превышает обычно 3-5.При считывании информации сдновремен ио с импульсом тока на адресной щине необходимо повысить доодного уровня потенциалы на обеих шинах записи, При этом коллекторные токи -йф транзисторов 1 и 8 равны и много больше, чем коллекторный ток тЖ транзистора 5. Потенциал на: шине считывания 12 в зависимости от хранимой в элементе информации возрастает до разных ураваей,. что фиксируется усилителем считыванна.5133 В режиме хранения информации на первой шине записи 2 поддерживается положи 5тельный потенциал, превышающий не менеечем на 2 в потенциал на второй шине записи 8, К адресной шине 3 подключен нагрузочный элемент с большим внутреннимсопротивлением, определяющий величину тока, протекающего через элемент памяти.Сопротивление резистора 6 выбрано таким,чтобы в этом режиме падение напряження на, нем было много меньше, чем /1 п т . На шине считывания поддерживается такой потенциал, при котором подклю-ченный к ней эмиттерный переход Иф транзистора 11 был бы смещен в обратномнаправлении нли слабо смещен в прямомнаправлении,3011 ри выборке элемента резко уменьшается внутреннее сопротивление загрузочногоэлемента, и протекающий через элемент памяти так сильно возрастает, Если при этомразница потенциалов, существовавшая в режиме хранения на шинах записи, сохраняеъся, то в элементе открывается Э м транзистор 11, так как нз эа возросшего падення напряжения на резисторе прямое смещенне на эмиттерном переходе Р-в+гранзисто,. фра 5 заметно меньше, чем на эмиттерномпереходе транзистора 1, а следовательно,сильно разливаются их коллекторные токи,Гакам образом, осуществляется запись,1.Для залиси фО" необходимо при выборкеаавъ 1 слть потенциал на шине записи 9 дом ф,ко второй узловой точке 7 Эмат 1 ЬР и фР транзистора 8,тдключен ко второй шине звписа О, бюа - ко входу выборки 3, копФ4 ектор овторойуэловойточке 7, Эмитаер одноэмиттерного а втранзисторе 10;"подключен к первой точке 4, база - ковторой узловой точке 7, коллектор - ко входу выборки 3, Коллектор двухэмиттерногой-р-и транзистора 11 подключен ко вхсьду выборки 3, база - к первой узловой 16 ,точке 4, емнттер - ко второй узлоаМ точ" ке 7, а другой эмиттер- к шине считывания 12,формула изобретенияФ Ф"1, Инжекционный элемент памяти, содержащий первый и второй й-р-и-транэисторы, коллекторы которых подключены к адрвсной шине, первый эмиттер первого пЭтранзистора подключен к базе второго, эми-,ттер второго - к базе первого, а второйемиттер первого п.-п.транзистора подключен к шине считывания, и первый и второй.ц-р-транзисторы, коллектор каждого изкоторых подключен к эмиттеру соответствующэгоП-)-атранэистора, бады - к адресиой шине, о т л и ч а ю щ и й с я жмчто, с целью повышения надежности работыелэмецта а снщкеиия потребляемой при эапаси мсвцисти, он содержит резистор, включенный между эмиттерами .п-.транзистораПричем эмиттер второго -п.рчранзистораподк,аочен к первой шине записи, и дополнительный -п-р.транзистор, база которогопоаццочена к адресной шине, .эмиттер ковторой шине записи, а коллектор - и кылектору первого-ъ-ртранзистора.2 Язщ, Ьюмент памяти по п. 1, о т л ич а ю щ и й с я тем, что резистор вьвполнен в виде эмиттерного слоя -и-рчранзис тора,