Запоминающее устройство с последовательным доступом

цц 982084 Союз СоветскмхСоциалмстмческмхРеслублмк ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)Л%. Кд,С 11 С 9/00 3 Ьеударстеенный комнтет СССР ао делам нзаеретеннй н открытнйДата опубликования опнсання 15, 12. 82 В,Ф. Нестерук и С.Н. Дьяков(72) Авторы изобретения муОмский политехнический институт(54 ) ЗЯПОМИНА 10 ЩЕЕ УСТРОЙСТВО С ПОСЛЕДОВАТЕЛЬНЫМ ДОСТУПОМ 1Изобретение относится к вычислительной технике, а именно к запомина," ющим устройствам.Известно запоминающее устройство, содержащее две матрицы памяти, входные и выходные элементы И, блок уп 5 равления, входной и выходной регистр, два дешифратора, первый и второй счетчики 1.Недостатком данного устройства яв о ляются ограниченные функциональные возможности, связанные с постоянной адресностью запоминающего устройства и постоянной разрядностью обрабатываемых слов. Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее блок памяти последовательного типа, информа о ционные входы и выходы которого подключены соответственно к входным и выходным кодовым шинам, счетчик чисел, выходы которого подключены к соответствующим входам первого элемента И,выход которого подключен к управляющему входу блока памяти последовательного типа и входу второго элемента И,выход которого подключен к одному усФтановочному входу триггера, другойустановочный вход которого подключенк шине .считывания и тактовую шину,также оно содержит два элемента ИЛИ,инвертор и формирователь пачек импульсов, один из входов которого подключен к шине запиСи, другой вход - ктактовой шине, один из входов которого подключен к шине записи, другойвход - к тактовой шине, один из входов формирователя пачек импульсов подключен к входу первого элемента ИЛИи входу второго элемента И, а выходпервого элемента ИЛИ подключен к тактовому входу блока памяти последовательного типа, другой выход формирователя пачек импульсов подключен к входу второго элемента ИЛИ и через инвертор - к входу второго элемента И, дру3 98208 5 1 О 15 55 гие входы первого и второго элементов ИЛИ подключены к шине считываниями 2 1.Однако это устройство не может быть использовано в системах с изменяющей-, ся разрядностью и адресностью.Цель изобретения - расширение области применения устройства за счет возможности изменения разрядности и адресности запоминающего устройства.Поставленная цель достигается тем,что запоминающее устройство с последовательным доступом,. содержащее накопитель, информационный вход которого подключен к выходу первого коммутатара, управляющий вход накопителяк одному из выходов генератора синхросигналов, выход накопителя подключенк одному из входов регистра, другойвход которого подключен к другому выходу генератора синхросигналов и кодному из входов адресного счетчика,выходы регистра являются выходами устройства, одни входы первого коммутатора являются информационными .входами устройства, а другие входы первого коммутатора подключены к выходамадресного счетчика, содержит схемусравнения, одни входы которой являются управляющими входами устройства,другие входы схемы сравнения подключены к выходам адресного счетчика, авыход схемы сравнения подключен к другому входу адресного счетчика и к входу генератора синхросигналов, и второй коммутатор, одни из информациоцных входов которого подключены к выходам адресного счетчика, другие информационные входы и управляющие входы второго коммутатора являются,соответственно адресными входами и .управляющими входами устройства, выходы второго коммутатора подключены к адресным входам устройства.На чертеже изображена схема запоминающего устройства с последователь; ным доступом.Устройство содержит генератор 1 синхросигнапов, накопитель 2, адрес.ный счетчик 3, информационный коммутатор 4, регистр 5, адресный коммутатор б и схему 7 сравнения. Прямой и инверсный выходы генера" тора 1 синхросигналов соответственно подключены к управляющему входу 8 накапителя 2, являющимся входом выбора кристалла одноразрядного накопителя 2,и управляющим входам 9 и 1 О соответственно адресного счетчика 3 и регист 4 фра 5. Выходы 11 адресного счетчика 3соединены с группой информационныхвходов адресного коммутатора 6, с одним из входов схемы 7 сравнения и суправляющими входами коммутатора 4,Вторая группа входов и управляющиевходы коммутатора б соответственноподключены к адресным входам 12 устройства и входам 13 управления адресностью. Выходы 14 коммутатора соединены с адресными входами накопителя2, управляющие входы 15 и выход 16,схема 7 сравнения соединены соответственно с входами управления начальнойустановки и входами начальной установки генератора 1 синхросигналов и адресного счетчика 3. Информационныевходы коммутатора 4 подключены к информационным входам 17, а его выход2 в соединен с информационным входом 18накопителя 2, Выход накопителя 2 соединен с информационным входом регистра 5, выходы которого соединены с выходными шинами 20. Запуск генераторасинхросигналов осуществляется повходу 21, а управление операциями записи-чтения - по входу 22,Запоминающее устройство с последовательным доступом имеет три режима50 работы: режим записи информации, режим чтения информации и режим хранения,Пусть одноразрядный накопитель 2имеет и адресных входов, Перед нача 5 лом работы на шине начальной установки 15 и шине управления адресностью13 формируются коды управления, в соответствии с которыми из общего числаи адресных входов накопителя 2 непосредственно к шине адреса обращения12 подключается через коммутатор 4(и) адресных входов, а К оставшихся - к выходам адресного счетчика 3,В режиме записи на вход 21 подает 5 ся сигнал признака запуска, в соответствии с которым генератор 1 синхросигналов Формирует серию синхросигналов на своих прямом и инверсном выхо"дах. Сигналы с инверсного выхода поступают на счетный вход адресногосчетчика 3, в соответствии с которыми на его выходах 11 Формируется последовательный ряд К-разрядных двоичных кодов. Эти коды через адресныйкоммутатор 6 поступают на К адресныхвходов одноразрядного накопителя 2,на (и-К ) оставшиеся входы которогочерез коммутатор 6 поступает неизмен5 9820ный код по входам 12 адреса обращения.Код, поступающий по входам 12 в режиме обращения, является статическимадресом, определяющим 2 М адресную. об- .ласть ячеек памяти одноразрядного накопителя 2, к которым осуществляетсядинамическое обращение в соответствиис последовательностью К-разрядных кодов динамического адреса обращения.Информационный коммутатор 4 подключа фет к информационному вхдду 18 соответствующий бит записываемого слова с ,входов 17, Одновременно с поступлением каждого бита информации на информационный вход 18 и на управляющийвход 8 подается сигнал с прямого выхода генератора синхросигналов 1, разрешающий выбор кристалла, а на входзаписи-чтения поступает сигнал признака записи. Схема 7 сравнения при совпадении кодовых комбинаций на его входах 15 и на выходах счетчика 3 на выходе 16 вырабатывает сигнал начальнойустановки для генератора 1 синхросиг-.налов и адресного счетчика 3,К моменту формирования сигнала нъчальной установки в накопителе 2 заключена запись 2 М разрядного слова по 2(п) адресу.В режиме чтения на вход 2 1 также звподается сигнал признака запуска, всоответствии с которым генератор синхросигналов 1 формирует серию синхросигналов на своих прямом и инверсном .выходах. В это же время на вход 22подается сигнал признака чтенияСигналы с инверсного выхода генератора 1синхросигналов поступают на счетныйвход 9 адресного счетчика 3 и на вход10 регистра 5. В соответствии с синхросигналом на выходах 11 адресногосчетчика 3 Формируется последовательный ряд К-разрядных двоичных .кодов, . Эти коды через переключатель адресных шин поступают на К-адресных входов накопителя 2, а на (и) оставшиеся входы которого через коммутатор 6 поступает неизменный код адреса с вхо" дов 12 адреса обращения. По этому адресу производится чтение К-разрядного слова. Считанная информация с выхода 19 в последовательном коде поступает на вход регистра 5 и с помощьюуправляющего входа подается на выходы 20. Схема 7 сравнения при совпадении кодовых комбинаций на его входах15 и на выходах счетчика 3 на выходе16 формирует сигнал начальной уставов- ки, что является признаком окончания 8 ч 6режима чтения. По завершении режимачтения по адресу 2" " в регистре 5размещено считанное 2 разрядное слоКво, которое поступает на выходы 20.Предлагаемое запоминающее устройство с последовательным доступом обладает более широкой .областью применения по сравнению с известными и может быть использовано в тех устройствах, где возникает необходимость побитового изменения разрядности обрабатываемых слов, например в лабораторных условиях при проектировании и от" ладке новых средств вычислительной техники. Данное свойство запоминающего устройства с последовательным доступом позволяет снизить затраты на макетирование каждого нового типа запоминающего устройства.Формула изобретенияЗапоминающее устройство с последовательным доступом, содержащее накопитель, информационный вход которого подключен к выходу первого коммутатора, управляющий вход накопителя - к одному из выходов генератора синхросигналов, выход накопителя подключен к одному из входов регистра, другой вход которого подключен к другому вы. ходу генератора синхросигналов и к одному из входов адресного счетчика, выходы регистра являются выходами устройства, одни входы первого коммутатора являются информационными входами устройства, а другие входы первого коммутатора подключены к выходам адресного счетчика, о т л и ч а ю - щ е е с я тем, что, с целью расширения области применения за счет возможности изменения разрядности и адресности запоминающего устройства,оно содержит схему сравнения, однивходы которой являются управляющими входами устройства, другие входы схемы сравнения подключены к выходам адресного счетчика, выход схемы сравнения подключен к другому входу адресного счетчика и входу генератора синхросигналов, и второй коммутатор, одни из информационных входов которого подключены к выходам адресного счетчика, другие информационные входы иуправляющие входы второго коммутатора являются соответственно адресными входами и управляющими входами устрой7 982084 8ства, выходы второго коммутатора под- , 1. Авторское свидетельство СССРключены к адресным входам устройства. У. 767836, кл. О 11 С 11/00, 1978,2. Авторское свидетельство СССРй 720507, кл, С 11 С 9/00, 1977 (про 5 тотип). Источники информаци,принятые во внимание при экспертизе Составитель С. ВустенкоТехред М,Гергель Корректор М Е. Лазуренко ед ароши аказ 9721/7 4/5 113 иал ППП "Патент", г. Ужгород, ул. Проектна Ти.раж 622 ИИПИ Государственного комит по делам изобретений и отк 5, Москва, Ж, Раушская н