Постоянное запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскимиСоциалистическихРеспубпии н 980163(23) ПриоритетОпубликовано 071282, Бюллетень Йо 45 Р 1 М К з С 11 С 17/00 Государственный комитет,СССР но делам изобретений н открытнйДата опубликования описания 071282(72) Авторы изобретения П.И,Платонов и В.С.Грама удового Красногонный институт Ленинградский ордена сельскохоэяйст) Заявите и каъЦ.у .Й54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТ Устройство имеет тво оборудования и о невысокую надежи ример, количество Х авно - и, г х чисел в упп, на кот- разрядно исло элемен авно и, причбольшое количевследствие этость. Так, налементов И в де И - количестгруппе рво хранимычисло гр10 числаф исел, А чгруппы рна и вход иУлятся.всодных чивторойэлемент памят рое д ть ис ов ИЛ ем вс Изобретение относится к вычисли,тельной технике и может быть использовано для построения устройств хранения дискретной информации,Известны запоминающие устройства, состоящие из дешифратора адреса, выходы которого через первую группу элементов ИЛИ подключены к входам накопителя, второй группы ИЛИ, входы которых соединены с выходами накопителя, а выходы через усилители считывания- к сумматору 1Но все эти постоянные запоминающие устройства имеют большое количество оборудования и малую информационную емкость.Наиболее близким по технической сущности к предлагаемому является запоминающее устройство, состоящее из дешифратора, выходы которого соединены с входами накопителя и элементов ИЛИ первой группы, регистра числа, входы которого через элементы ИЛЙ второй группы подключены к выходам группы соответствующих элементов И, первые входы элементов И соединены с выходами накопителя, а вторые - с,выходами ИЛИ первой группы 2 . Цель изобретения - повышение на, дежности устройства.Поставленная цель достигаетсятем, что постоянное запоминающее устройство, содержащее дешифратор, выход которого соединен с входом накопителя и входом первого блока элементов ИЛИ, второй блок элементов ИЛИ, выход которого подключен к первому входу сдвигового регистра числа и элемент И, дополнительно содержит генератор импульсов, выход которого подключен к первому входу элемента И, второй вход элемента И подключен к выходу сдвигового регистра числа, выход элемента И соединен с третьим входом сдвигового ре 980163гнстра числа, четвертый вход которо-го подключен к выходу накопителя.На чертеже представлена схема запоминающего .устройства для хранениячетырехразрядных чисел,Устройство содержит дешифратор 1адреса, первую группу элементовИЛИ 2, запоминающие элементы 3, накопитель 4, сдвиговый регистр 5числа, двухвходовые элементы ИЛИ бвторой группы элемент И 7 и генератор 8.Выходы дешифратора 1 адреса подключены к входам первого блока 2элементов ИЛИ и к соответствующимзапоминающим элементам 3 накопителя4. Выход одного элемента ИЛИ блока2 соединен с входом старшего разряда сдвигового регистра 5 числа,(и - 1) входов старших разрядоврегистра 5 подключены к соответствующим выходам блока б элементов ИЛИ,Первые входы блока б элементов ИЛИсоединен с выходами накопителя 4,а вторые - с соответствующими выходами блока 2 элементов ИЛИ.Инверсный выход старшего разрядарегистра 5 числа соединен с вторымвходом И 7, а первый вход И 7 - свыходом генератора 8. Выход И 7 подключен к цепи сдвига регистра 5.Остальные входы регистра 5 соединены с выходами матричного накопителя4. Выходы регистра 5 числа являютсявыходом запоминающего устройства.Запоминающее устройство работает следующим образом.После расшифровки кода адреса дешифратором 1 адреса на одном из его выходов появляется сигнал, который поступает на один вход блока соответствующего элемента ИЛИ 2 и на вхоц матричного накопителя 4, обеспечивая считывание требуемого числа из запоминающих элементов 3 накопителя 4. Считанный код числа из накопителя 4 поступает в регистр 5 числа либо через блок б элементов ИЛИ (часть разрядов числа), либо минуя их. Количество двухвходоИвых элементов ИЛИ б равно 1- - 1. Поэтому, если считываемый код хранится в крайних левых запоминающих элементах 3 накопителя 4, то все разряды числа, кроме младшего, поступают на регистр 5 через элементы ИЛИ б, Одновременно с этим в старший разряд регистра 5 по этому же сигналу обращения, снимаемому с выхода блока одного из элементов ИЛИ 2, записывается код 1. Сигнал с инверсного выхода старшего разряда регистра 5 закрывает И 7 по одному входу, следовательно, сигналы с выхода генератора 8 не поступают в цепь сдвига регистра 5. Считанный код числа находится в старших разрядах регистра 5 числа и может быть выдан иэзапоминающего устройства.При обращении к числу, хранящемуся в крайних правых запоминающих5 элементах накопителя 4, считанныйп-разрядный код числа выдается нарегистр 5, минуя блок б элементовИЛИ, при этом этот же сигнал обращения с выхода дешифратора 1 через10 соответствующий элемент ИЛИ 2 поступает на второй вход соответствующегоИЛИ б, записывая код единицы в(и + 1) разряд регистра 5.Так как регистр 5 перед обращвни 15 ем был погашен, то на инверсномвыходе старшего разряда регистра Ьбудет единичный сигнал, который повторому входу откроет .И 7. Сигналыгенератора 8 через открытый И 7 но 20 ступают в цепь сдвига регистра 5,обеспечивая сдвиг числа влево дотех пор, пока код единицы иэ (и + 1)разряда регистра 5 не будет перепысан в его старший разряд, В результате этого на инверсном выходе установится код нуля и И 7 закроется.Сдвиг информации прекращается, кодчисла опять окажется в старших разрядах (кроме самого старшего разряда) регистра 5 числа,и может бытьвыдан из запоминающего устройства.В предлагаемом устройстве количество оборудования сокращается засчет уменьшения числа элементовИ ИЛИ б. В частности в устройстве используется один элементИ вместо - . п в известном и (п - 1)двухвходовых ИЛИ б вместо и на пвходов в прототипе. Если генератор40 в предлагаемом устройстве заменитьтремя эквивалентными двухвходовымиэлементами И, то выигрыш в И и ИЛИвторой группы составит45 п+ 1 п+1М7+й;:) 5+йдгде п; (и) - количество элементовИ (ИЛИ) в прототипе,50(и - 1) - количество ИЛИ впредлагаемом устройстве,4 - общее количество И(с учетом генератора)55 в предлагаемом устройстве.Кроме того, в предлагаемом устройстве значительнО сокращаются.иуменьшаются коммутационные связи по60 сравнению с прототипом.В накопителе 4 устройства всечисла И делятся на Ь групп по Ч(Ъ,чисел в каждой группе, Каждая группачисел хранится в строке запоминающих65 элементов 3 накопителя 4 в сжатом980163 виде, причем очередное слово (число)отличается от предыдущего значениемодного разряда,Количество запоминающих элементов в устройстве при хранении п-разрядных слов определяется соотношени(Юем щ = Ь )- + п - 1), а при обычномспособе а = Ы и.Применение предлагаемого устройства позволяет уменьшить количествооборудования, в особенности элементов И и ИЛИ. 6 и вследствие этогоупростить устрЬййтво, а также увеличить его надежность за счет обшего сокращенияаппаратуры,примененияв основном двухвходовйх элементовИ и ИЛИ и сокращения и упрощениякоммутационных связей,Формула изобретения Постоянное запоминающее устройство, содержащее дешифратор, выход ВНИИПИ Заказ 9368/4 Тираж 622 Подписное Филиал ППП "Патент",г, Ужгород, ул. Проектная,которого соединен с входом накопителя и входом первого блока элементов ИЛИ, второй блок элементов ИЛИ, выход которого подключен к первому входу сдвигового регистра числа, иэлементИ, отличающее с я тем, что, с целью повышения .надежности устройства, в него введен генератор импульсов, выход которого подключен к первому входу элемента 0 И, второй вход элемента И подключен к выходу сдвигового регистра числа, выход элемента И соединен с третьим входом сдвигового регистра числа, четвертый вход которого под ключен к выходу накопителя. Источники информации,принятые во внимание при экспертизе1Авторское свидетельство СССР20 Р 490184, кл, С 11 С 17/ОО, опубпик.1975.2, Авторское свидетельство СССРР 744731, кл. 6 11 С 17/00, опублик,1980 (прототип) .