Аналоговое запоминающее устройство

ОП ИКАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветснинСоциалистнческмнреспублик 1 1951403 Й.(23) Приоритет 3 ЪаударстаппаВ кшннтат СССР нф двлаи нзобретеннй н открытий(72) Автор изобретения Ю.Д.Емельянов Новосибирский электротехнический инсти т(54) АНАЛОГОВОЕ ЗАПОИИНАИЩЕЕ УСТРОЙСТВО Изобретение относится к аналоговой вычислительной технике и может быть использовано в устройствах автоматики, измерительной и вычисли" тельной техники. Известно аналоговое запоминающее устройство по авт. св. Ю 799013, которое содержит накопитель, входы которого подключены к выходам блока выборки адресов, блок поочередной выдачи кодов адресов, первые входы которого соединены с информационными шинами устройства, второй вход блока поочередной выдачи кодов адресов подключен к шине управления и к одному из входов генератора тактовых импульсов, первый выход которого соединен с третьим входом блока поочередной выдачи кодов адресов и одним из входов блока выборки адресов, другие входы которого соединены с выходами блока поочередной выдачи кодов адресов, четыре элемента стробирования, причем один из входов первого элемента стробирования соединен со вторым выходом генератора тактовых импульсов, сум, мирующий усилитель, выход которого 5соединен с выходом устройства, нуль орган, фиксатор уровня, ключи, ин- тегрирующие усилители (интеграторы), переключатели, при этом одни из ,о входов второго и третьего элементовстробирования соединены с выходом накопителя и через первый переключатель - с одним из входов первого и четвертого элементов стробирования, другие входы элементов стробирования соединены с третьими выходами генератора тактовых импульсов, выходы элементов стробирования соединены с одним из входов интеграторов, 2 ц другие входы которых подключены кчетвертым выходам генератора такто" вых импульсов, выход первого интегратора через второй переключатель соединен со входами суммирующего3 95140усилителя и выходом второго интегратора, выход третьего интегратора соединен через нуль-орган со вторымвходом генератора тактовых импульсов, выход четвертого интегратора че- зрез третий переключатель соединенс одним из входов первого ключа,выход которого соединен с третьимвходом третьего интегратора и выходом второго ключа, вход второго ключа соединен со входом третьего ичетвертого ключей и шиной напряженияпервого операнда, входы пятого и шесторого ключей соединены с шинойнапряжения второго операнда, выходы 15третьего и шестого ключей соответственно подсоединены к выходам первого и цетвертого элементов стробирования, выходы четвертого и пятогоключей соединены со входами первого гои четвертого. эламентов стробирования,управляющие входы ключей, с первогопо шестой включительыо, соединеныс пятыми выходами генератора тактовых импульсов, при этом первый входфиксатора уровня соединен с выходомустройства, выход фиксатора уровнясоединен с первым входом устройствазаписи, второй вход которого соединен с выходом устройства, причемпервый вход седьмого ключа являетсяаналогичным входом устройства, а выход его подключен к первому входуустройства записи и входу шестого интегратора, управляющие же входы Фиксатора уровня, устройства записи иседьмого ключа соединены с шестымивыходами генератора тактовых импульсов соответственно,Накопитель данного устройства40может быть реализован как на аналоговых элементах памяти замкнутой структуры, так и на аналоговых элементахпамяти разомкнутой структуры. Принцип считывания при этом не меняется 1,Недостат ком данного устройстваявляется усложненность конструкции,требующая для выполнения множительно-делительных операций над записываемыми числами наличия Фиксаторауровня.Цель изобретения - упрощение конструкции устройства,Поставленная цель достигается тем,что в известное аналоговое запоминаоцее устройство введен восьмойключ, первый вход которого соединен со вторым входом блока записи,3 фвторой вход восьмого ключа соединен с шестнадцатым выходом генератора тактовых импульсов, выход восьмого ключа соединен со входом четвертого интегратора.На Фиг, 1 изображена Функциональная схема устройства; на фиг. 2,3- временные диаграммы, поясняоцие работу устройства в режимах умножения одного записываемого числа на, другое с записью произведения в накопитель и деления одного записываемо.го числа на другое с записью частного в накопитель соответственно,Предлагаемое устройство содержит накопитель 1, блок 2 выбора адреса, блок 3 поочередной выдачи кодов адресов, блок 4 записи, шину 5 управления, интеграторы 6, 7, 8 и 9, нуль-орган 10, суммирующий усилитель 11, шины 12 и 13 напряжений первого и второго операндов, разрядные ключи 14, 15, 16 и 17, входящие в интеграторы, элементы стробирования 18, 19, 20 и 2 1, ключи 22-29, генератор 30 тактовых импульсов, переключатели 31, 32 и 33, контакты 3438 переключателей 31, 32 и 33,Устройство фиг. 1) работает следующим образомРежим записи одного числа задается положением переключателей 31, 32, 33 и сигналом задания операции на шине 5 управления генератора 30 тактовых импульсов. Принцип записи аналогичен известному принципу записи в элементы памяти с замкнутой структурой, В этом режиме работы ключ 28 постоянно замкнут, а ключ 29 разомкнут, Процесс считывания записываемого в накопитель 1 числа также аналогичен уже изве" стному, за исключением коммутации разрядными ключами 16 и 17 запоминаоцих конденсаторов интегрирующих усилителей 8, 9 по заднему фрон ту импульса записи, с целью подготовки выходного устройства к следующему такту считывания. Сравнение входной и выходной велицин в блок 4 записи и запись разности в накопитель 1 происходят по сигналам управления, формируемым генератором 30 тактовых импульсов.В режиме умножения одного записываемого числа на другое, находящееся в накопителе (Фиг. 2 ), на шину 5 управления поступает сигнал задания операции. Генератор 30 такто9514 20 зо 35 50 55 вых импульсов, запускаясь по этомусигналу, обеспечивает совместно спереключателями 31, 32 и 33 программу коммутации всех узлов устройства, В первом такте работы осуществляется сравнение входной величины О с выходной О (О =О), и блоквью вьцГзаписи 4 Формирует сигнал записипо первому адресу накопителя 1, пропорциональный О 1,(фиг. 2 а, с),Во втором такте работы устройстваосуществляется поочередное считываниеинформации по первому и второму адресам из накопителя 1 с выполнением операции деления одного числа на .другое в выходном устройстве, а навыходе устройства появляется напряжение, пропорциональное О /О - дО/О,где .Д О - погрешность записйв первом такте записи по первому адресу(фиг. 2 д, Г, о, Ь, 1, ), 1).В третьем такте работы происходит по сигналу с генератора 30 тактовых импульсов сравнение выходной величины0.1/О -дО/О 2 со входной О(Фиг.2 а).По окончании процесса сравнения результат запоминается на запоминаоцемконденсаторе интегратора 6, что обеспечивается замыканием ключа 29 посигналу управления с одного из шестых выходов генератора 30 тактовыхимпульсов (Фиг. 2 д, щ). По заднему фронту импульса, управляющегоключом 29, замыкаются разрядные ключи 16 и 17 интеграторов 8 и 9 с целью приведения их в исходное состояние для следующего такта работы(фиг. 2 1, я). В этом такте работыпроизводится считывание инвертированной величины сигнала по второмуадресу, что достигается изменениемпрограммы коммутации элемента стробирования 19, и на вход интегратора7 поступает сигнал от импульса подготовки второго числа (фиг. 2 6, 1).В этом же такте работы производитсяумножение двух имеющихся в выходномустройстве чисел. В результате на выходе устройства появляется напряжение, пропорциональное -О О +О-дО(фиг. 2 1),В следующем такте работы устройства ключ 28 в течение процессов сравнения и записи по первому адресу находится в разомкнутом состоянии(Фиг2 с), и в элементе памяти попервому адресу накапливается информация пропорциональная О О 2-О +ДО+О- Д О- О=О О,2- дО, где д О - погреш-.ность записй во втором такте записипо первому адресу. По заднему фронтуимпульса записи замыкаются разрядные ключи 16 и 17 интегрирующих усилителей 8 и 9 с целью приведения ихв исходное состояние для следующеготакта работы (Фиг. 2 с, 1). Следующий такт работы устройства - считывание информации поочередно по первому и второму адресам и выполнениев выхрдном устройстве операции деления одного числа на другое. В резуль.тате на выходе устройства появляется напряжение, пропорциональное О- О/О 2 (фиг. 2 1). В следующем такте работы осуществляется сравнениев блок записи 4 входной О и выходной О- дО/О,2 величины напряжения.По окончании процесса сравнениярезультат запоминается на запоминающем конденсаторе интегрирующего усилителя 6, что обеспечивается замыкание ключа 29 по сигналу управленияс одного из шестых выходов генератора 30 тактовых импульсов (Фиг. 2 а),По заднему фронту импульса, управля"ющего ключом 29, замыкаются разрядные ключи 16 и 17 интегрирующих усилителей 8 и 9 с целью приведенияих в исходное состояние для следующего такта работы (фиг. 2 1, а).Вэтом же такте работы осуществляетсясчитывание сигнала от импульса подготовки по второму адресу - О изапоминание его на запоминающем конденсаторе интегрирующего усилителя7 с целью выполнения операции умножения одного числа на другое. В результате выполнения операции умножения на выходе устройства появляется напряжение, пропорциональноеО, О (Фиг. 2 1). В дальнейшем режимработы периодицен, т,е, происходитсравнение, причем сигнал управления, поступающий от генератора 30тактовых импульсов, размыкает ключ28, в результате чего после сравнения блок 4 записи формирует сигнал записи по первому адресу, пропорциональный д О, затем поочередно считывание по первому и второму адресам и так далее.Режим записи произведения двух чисел продолжается до тех пор, пока К О в 1-там такте записи не станет1403 8 5 о 15 20 25 зо 35 40 45 50 с 7 95 меньше наперед заданный величины погрешности.Таким образом, при упрощении конструкции устройства, оказывается возможным осуществление операции умножения одного записываемого чис-. ла на другое непосредственно в накопителе одновременно с записью результата.В режиме деления одного записываемого числа на другое, хранимое в накопителе, (Фиг. 3) на шину управления 5 поступает сигнал задания операции. Генератор 30 тактовых импульсов, запускаясь по этому сигналу, обеспечивает совместно с переключателями 31, 32 и 33 программу коммутации всех узлов устройства.В первом такте работы устройства производится сравнение входной величины напряжения О с напряжени" ем О 1 на выходе устройства, которое в этот момент времени равно нулю, и запись входной величины по первому адресу в накопитель 1 (фиг. 3 а, с).Во втором такте работы осуществля" ется поочередное считывание информации по первому и второму адресам из накопителя 1 с выполнением в выходном устройстве операции умножения одного числа на другое, и на выходе устройства появляется напряжение, пропорциональное О 4 О 2-14 О О, где д О - погрешность запйси в первом такте записи по первому адресу (фиг. 3 с 1, Г, Ь, 1, , 1).В третьем такте работы происходит сравнение выходной величины О О бО,О со входной О,1 (Фиг, 3 а). По окончании процесса сравнения его результат О-О О 2+ДО О 2 запоминается на запоминающем конденсаторе интегратора 6, что обеспечивает замыкание ключа 20 по сигналу управления с одного из шестых выходов гене" ратора тактовых импульсов 30 (фиг.3 д, в). По заднему фронту импульса, управляющего ключом 29, замыкаются разрядные ключи 16 и 17 интегратора 8 и 9 .с целью приведения их в исходное состояние для следующего такта работы (Фиг. 3 1, щ), В этом такте работы производится считывание по второму адресу инвертированной величины - О, что достигается измененивм программы коммутации элемента стробирования 19, и на вход интегратора 7 поступает сигнал от импульсаподготовки второго числа (фиг. 3 Ь,1). В этом же такте работы производится деление двух имеющихся в выходном устройстве чисел, и на выходеустройства в результате появляетсянапряжение, пропорциональное - О /О ++О - О (фй г. 3 1) .В следующем такте работы устрой"ства осуществляется сравнение выходной величины - О 4/О +О-Д О со входной О 4 и запись результата сравненияпо первому адресу и накопитель 1.При этом ключ 28 в течение этого такта работы находится в разомкнутомсостоянии (Фиг. 3 в), и устройствозаписи 4 Формирует сигнал записи,пропорциональный 04/О -Ц +дО, таккак О не поступает на вход устройства записи 4 (Фиг, 3 в, с). В результате записи в элементе памятинакопителя 1 по первому адресу накапливается информация, пропорциональ"ная О 1/132-01+ ДО+О-дО-д О=О/ОФО, где б О - погрешность записиво втором такте записи по первомуадресу, По заднему Фронту импульсазаписи замыкаются разрядные ключи16 и 17 интеграторов 8 и 9 с цельюприведения их в исходное состояниедля следующего такта работы (фиг. 3с, 1),В следующем такте работы устройства производится поочередное считы"вание информации иэ накопителя 1 попервому и второму адресам с выполнением операции умножения на величину числа находящегося по второмуадресу. В результате на выходе устройства появляется выходное напряжение, пропорциональное О,1-Г ОО(фиг 3) В следующем такте работыпроисходит сравнение входной величины 04 и выходной О, -дО О, Поокончании процесса сравнения реэуль.тат +(ГОО Фиксируется с помощьюключа 29 на эапоминаоцем конденсаторе интегратора 6, При этом по зад"нему Фронту импульса, управляющегоключом 29, замыкаются разрядныеключи 16 и 17 интеграторов 8 и 9с целью приведения их в исходное состояние для следуоцего такта работы(фиг, 3 1, я). Затем производитсясчитывание инвертированного числапо второму адресу с выполнением операции деления в выходном устройстве,и на выходе появляется напряжение,пропорциональное - дО (Фиг. 3 1).951403 Составитель А.Воронинактор С.Запесочный Техред М. Тепер КорректоР Г,Решетник ка ал ППП Патент , г. Ужгород, ул. Проектная,Тираж2ВНИИПИ Государственногопо делам изобретений113035, Москва, ЖПодписноеомитета СССРоткрытийушская наб д, 4/5