Запоминающее устройство

Номер патента: 955196

Автор: Ткачев

ZIP архив

Текст

Союз СоветскихСоциалистическихРеспублик ОП ИСАН И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 150880 (21) 2975719/18-24 с присоединением заявки Мо -Р 1 М Кз С 11 С 11/00 Государственный комитет СССР по делам изобретениИ и открытийДата опубликования описания 300882(54) ЗАПОИИНММДЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам.Одно из известных устройств представляет многоканальное устройство памяти и регистрации с временным разделением каналов и содержит накопитель информации .на сердечниках с прямоугольной петлей гистерезиса ЯНедостатками этого устройства являются большие аппаратурные затраты;Из известных устройств наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее накопитель, схему формирования разрядных сигналов, содержащую распределитель, вентили иформирователи записи и считывания по количеству разрядов, схему формирования адресных сигналов, ключ пере- йоса и триггер управления, причем накопитель содержит две выходные ши-. ны, а разрядные цепи его включены встречно, т.е, один и тот же адресный ток является для четных разрядов током считывания, а для нечетных - записи 2 .Применение двух выходных шин делает накопитель нестандартным и, следовательно, значительно усложня" ет устройство, что, в свою очередь,снижает.его надежность.Цель изобретения -" повышение надежности и упрощение устройства,Поставленная цель достигается тем,что в запоминающее устройство, содержащее формирователи записи и считывания, накопитель, адресные входы которого подключены к адресномублоку, а выход соединен с входом, усилителя считывания, и распределитель импульсов, введены дешифратор,ключи и элементы задержки, причемвходы распределителя импульсов подключены соответственно к выходамформирователя считывания и первогоэлемента задержки, а выходы - к разрядным входам накопителя и информационным входам дешифратора, управ-.ляющий вход которого соединен свыходом формирователя записи, входкоторого подключен к выходу первого. элемента задержки, входы первогоключа соединены с выходом усилите ля считывания, а также с выходомвторого элемента задержки и входомформирователя считывания, а выходы - с входом первого элемента задержки и первач входом второго клю ча, второй вход которого подключен51 О 20 Если там была записана единица, воз-,никает импульс на выходе накопителя1, который усиливается усилителем 9и подается на один из входов ключа10. На его другом входе в этот тактприсутствует входной сигнал, значитс выхода ключа 10 сигнал поступитна вход ключа 11. Так как сигналана последнем выходе распределителя5 нет, импульс с ключа 11 поступаетна элемент 4 задержки, на выходе которого в следующем такте сформирует",ся сигнал. В этом такте импульс поступает на вход Формирователя 7, итак как в предыдущем такте считывалоя сигнал из первого разряда накопи"теля 1, сейчас будет считыватьсясигнал из второго разряда,Следует отметить, что в этот тактблок 2 Формирует адресный импульс,записи, однако, учитывая встречноевключение разрядов накопителя 1, онбудет являться током считывания длявторого разряда. Таким образом, покав разрядах данного адреса накопителя 1 содержатся единицы, они будутсчитываться. При этом в разряды за-.писывается ноль. Но как только присчитывании из очередного разряда навыходе накопителя 1 будет нулевойсигнал, появится импульс на другомвыходе ключа 10 и в следующем такте на выходе. элемента 3 задержКисформируется сигнал, который посту-.пит на вход установки в ноль распределителя 5 и на вход Формирователя8 записи, который опросит дешифратор б. Перед этим дешифратор 6 был установлен распределителем 5, поэтому он выдаст импульс в тот же разряд 4 О5 О 55 6065 к одному из выходов дешифратора, один из выходов - к входу второго элемента задержки другой выход второго ключа является выходом устройства, а выходы дешифратора подключены к разрядным входам накопителя.На чертеже изображена Функциойальная схема запоминающего устройства.Устройство содержит накопитель 1, адресный блок 2, первый 3 и второЯ4 элементы задержки, распределитель 5импульсов, дешифратор 6, формирователь 7 считывания, формирователь 8 записи усилитель 9 считывания, первий 10 и второй 11 ключи.Рассмотрим работу предложенного устройства в режиме счета.При появлснии входного импульса он поступает на вход формирователя 7 считывания, выходной импульс которого через распределитель 5, установленный в ноль в предыдущий такт, попадает на вход первого разряда накопителя 1 и готовит первый выход дешкфратора 6. В этот же такт блок 2 Формирует адресный импульс считывания по необходимому каналу 1 адресу,накопителя 1. И так как адресные импульсы записи и считывания чередуются, в этом разряде запишется единица. Устройство вернулось в исходное состояние и ждет поступления следуюцтего входного импульса. При этом записанное в данном адресе число 011 преобразовалось и число 100,Другим вариантом окончания рабо-ты устройства является появление выходного сигнала при считывании из последнего разряда накопителя 1. Это означает, что в накопителе 1 было записано число 1111Тогда клянчи 10 и 11 управляю аким образом, что импульс проходит через ключи 10 и 11 и появляется на выходекак импульс переполнения, а данный адрес накопителя обнуляется.Технико"зкономическое преимущество предлагаемого устройства по срав" нению с прототипом заключается в упрощении устройства и повышенииего надежности,Формула изобретенияЗапоминающее устройство, содержащее Формирователи записи и считывания, накопитель, адресные входы которого подключены к адресному блоку, а выход соединен с входом усилителя считывания, и распределитель импульсов, о т л и ч а ю - щ е е с я тем что, с целью повышения надежности устройства, оно содержит дешиФратор, ключи и элементы зацержки, причем входы распре" делителя импульсов подключены соответственно к выходам Формирователя считывания.и первого элемента задержки,а выходы - к разряднымвходам накопителя и информационнымвходам дешифратрра, управляющийвход которого соединен с выходомФормирователя записи,. вход которогоподключен к выходу первого элементазадержки, входи первого ключа соединены с выходом усилителя считывания, а также с выходом второго элемента задержки и входом формирователя считывания, а выходы - свходом первого элемента задержки и первым входом второго ключа, второй вход которого подключен к одному из выходов дешифратора, один из выходов - к входу второго элемента задержки, другой выход второго ключа является выходом устройства, а выходы дешифратора подключе". ны к,разрядным входам накопителя.источники инФормации, принятые во внимание при экспертизе1. Авторское свидетельство СССР 9 224589, кл. Я С 15/02, 1967.2. Балашов Е.П., Кноль А.И. Мно-. гофункциональные запоминающие устройства. Л., "Энергия", 1972, с.8586 (прототип) .95519 б Составитель В. Рудакова Техред Т.Фанта Корректор Е едактор Н каз б Тираж дарственног изобретений ва, Ж-Э 5, Р Филиал ППП Патент , г. ужгород, ул. Проектная 7 60ВНИИПИ Госу по делам3035, Иос 2 Подписноекомитета СССРоткрытийуюская наб., д, 4/5

Смотреть

Заявка

2975719, 15.08.1980

заявитель

ТКАЧЕВ ВЛАДИМИР ИВАНОВИЧ

МПК / Метки

МПК: G11C 11/00

Метки: запоминающее

Опубликовано: 30.08.1982

Код ссылки

<a href="https://patents.su/3-955196-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство</a>

Похожие патенты