Запоминающее устройство

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТ 8 У(23) Приоритет С 1 С 11/00 Гооударотвснный комитет оо делу нзобретеннй н отнрытнйюДата опубликования описани 30.10.81 В.Ф. Гусев, Г.Н. Иванов, Г.И, Кренгель, Г;.М. Йерсов,М,З, Шагивалеев и А.У. Ярмухаметов(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычисли-тельной технике, а именно к запоминающим устройствам процессоров иканалов вычислительных .машин, и может быть использовано при построенииЭВМ, средств автоматики, управления производственными процессами и коммутации сообщений,Известны запоминающие устройства,содержащие блок памяти, вход которо 1 Ого подключен к информационной шине,а выход - к вентилям сумматора. ЭБМснабжена запоминающим устройством,содержащим восемь общих регистров,которые можно использовать в качестве1аккумуляторов, указателей, содержащихадреса ячеек. памяти, а также индексных регистров длиной в полное словоОднако запоминающее устройствопозволяет либо записасть информацию,либо прочитать ее в течение одногоцикла, Адресация памяти осуществляется программой. Указанные недостат ки существенно снижают функциональные возможности данного запоминающего устройства.Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее блок памяти адресов, информационные выходы которого подключены к соответствующей информационной шине, а один из адресных входов - к дешифратору, блок памяти микропрограмм, выход которого подключен к блоку счетчиков 2.Данное устройство обладает рядом существенных недостаткон. Во-первых, блок памяти имеет только один адрес" ный вход, что позволяет прочитать и записать информацию в него только по одному адресу, те, в течение одного такта работы процессора доступна только одна ячейка, тогда как в большинстве случаев необходимо иметь доступ к двум операциям и записать результат по третьему адресу.877613 О 55 При существующей системе невозможнокакое-либо распараллеливание пересылок информации, так как память имеетвсего лишь один вход. При выборедлинного операнда, замещенного более чем в двух подряд расположенныхячейках памяти, необходима обработка адреса на арифметических блокахтак как отсутствуют схемы перебораадресов памяти. Входящий в составустройства блок счетчиков для целейпереадресации не используется. Средства увеличения четного адреса наединицу позволяют выбрать не болеедвух подряд расположенных ячеек, причем старшее слово должно быть помещено в четную ячейку. Обратный перебор адресов от большего к меньпемувообще не предусмотрен,Цель изобретения - расширийь об"ласть применения устройства путемциклического выполнения микропрограммы,Поставленная цель достигается тем,что устройство содержит дополнительные дешифраторы, регистр признаков адресов и коммутаторы, выходыкоторых подключены к соответствующимвходам всех дешифраторов, выходы дополнительных дешифраторов, подключе"ны к другим адресным входам блЬкапамяти адресов, первый, второй и третий входы коммутаторов соединены свыходами блока памяти микропрограмм,блоком счетчиков и регистром признаков адресов соответственно, четвертый вход коммутаторов подключен ковходу устройства, а вход регистра признаков адресов подключен к блоку памяти микропррграмм.На чертеже дана блок-схема устройства,Устройство содержит блок 1 памятиадресов, информационные пины 2-4,дешифратор 5, дополнительные дешифраторы 6, коммутаторы 7, блок 8 памяти микропрограмм, блок 9 счетчиков(на чертеже не указан) регистр О признаков адресов. вход устройства,дешифраторы микропризнаков.Запоминающее устройство работаетследующим образом.При выполнении операций над числами, помещенными в блок 1 памятиадресов, в первом полутакте работыустройства они вызываются на информа-.ционные шины 2-и, а во втором полутакте работы устройства информациисинформационных шин 2-4 записывает 5 20 ЭО Э 5 40 45 50 4ся в блок 1 памяти адресов. Таким образом, в течение одного такта работы устройства участвуют шесть адресов ячеек блока памяти адресов - три адреса чтения и три адреса за писи. Это позволяет осуществлять независимые и одновременные пересылки по трем информационным шинам, вызывать на обработку одновременнодва операнда в первом полутакте и записывать результат во втором и т.д.Адреса ячеек блока памяти адресов задаются несколькими источникамн. Например, это может быть адрес,заданный по входу устройства от пуль"та управления (не показан) для выбора содержимого ячейки блока памятиадресов на индикацию. Другим источником адреса служит блок памяти микро"программ, имеющий группы разрядов(поля), активиэируюшие соответствующий адресный вход блока памяти адресов 1. Третьим источником являетсяблок счетчиков 9. Какой из источниковадреса должет быть подключен к соответствующему дешифратору 5 и 6, оп"ределяется коммутаторами 7. Коммутаторы подключают к дешифраторамюйбо наиболее приоритетный источник - таковым является вход устройства (с пульта вмешивается оператор - ему дан высший приоритет),либо тот источник, подключение которого определяется состоянием регист"ра 10 признаков адресов дополнитель-,ными разрядами блока 8 памяти микропрограмм,При адресации блокапамяти адресов из блока 8 памяти микропрограммкоммутаторы 7 работают следующим образом (фиг. 2): часть разрядов (поле)адреса задает номер ячейки блок 4 памяти адресов, а другой разряд является признаком поля. Если состояниеэтого разряда единичное, то значениеразрядов поля пропускается коммутатором и воспринимается как активныйадрес блокапамяти адресов. Еслиже состояние признака поля нулевое,то в данном такте работ устройстванет чтения (записи) на соответствующую информационную пину 2, 3 нли 4.При этом разряды поля используются для выборки прочих микроприказов через дешифрвторы микроприказов для записи 1,чтения)информации на соответствующую информационную шину от прочих источников вычислительной машины (блоков, регистров, комформула изобретенияЗапоминающее устройство, содержащее блок памяти адресов, информационные выходы которого подключены к соответствующей информационной шине,а один иэ адресных входов - к дешифратору, блок памяти микропрограмм,выход которого подключен к блокусчетчиков, о т л и ч а ю щ е е:с ятем, что, с целью расширения области.применения устройства путем циклического выполнения микропрограммы, оно содержит дополнительные дешифраторы, регистр признаков адресови коммутаторы, выходы которых подключены к соответствующим входам всехдешифраторов, выходы дополнительныхдешифраторов подключены к другимадресным входам блока памяти адресов,первый, второй и третий входы коммутаторов соединены с выходами блокапамяти микропрограмм, блоком счетчиков и регистром признаков адресовсоответственно, четвертый вход коммутаторов подключен ко,входу устройства, а вход регистра признаков адресов подключен к блоку памяти микропрограмм.Источники информации,принятые во внимание при экспертизе1. Соучек Б. Мини-ЭВМ в системах,обработки информации. "Мир", 1976,стр. 285-304.2. Хассон С. Микропрограммное управление. "Мир", 1974, вып. 2,с. 166-169 (нрототип). 5 87761бинационных схем, не указаны). Нулевое значение поля и признака поляозначает отсутствие операции, т.е.нет адреса и нет микроприэнака. Укаэанное соединение блоков значительно повьппает гибкость использованияустройства, облегчает микропрограммирование и экономит объем блока 8памяти микропрограмм вследствие использования одних и тех же разрядОЮкак для адресации блока 1 памяти адресов, так и для кодирования микроприказов. Таким образом, эадаютс%адреса явно и однозначно, что и необходимо при выполнении большинства 15алгоритмов обработки.Однако при обработке длинных операндов, формат которых в несколькораз больше чем формат слова блока 1памяти адресов, необходим дополнительный аппарат, так как на обработку информация может выбиратьсятолько по частям словами блока 1 памяти адресов, и над каждым словомдолжна быть проведена одна и та же 25операция. При явном задании адресовпамяти микропрограмма будет линейнойи займет много ячеек блока 8 памяти микропрограмм. Если учесть, чтокаждая процедура в действительности 30не ограничивается одной ячейкой па"мяти, а составляет 6-10 ячеек, тостает очевидной громоздкость такойсистемы адресации.Для обработки длинных операндов35используется переадресация памятичерез блок 9 счетчиков, на которыезаносится адрес первых из обрабатываемых подряд расположенных ячеек памяти. Микропрограмма выполняется циклически, при этом в каждом циклезначение счетчиков продвигается (умень.шается или увеличивается на определенную величину). В каждом цикле обрабатывается новая группа ячеекОче"видна экономия ячеек блока 8 памяти микропрограмм,При выполнении сложных микропро-,грамм, каковыми являются операцииобработки длинных операндов возникаЭ50ет необходимость работать как с явнойадресацией, так и с переадресацией,причем часть адресов может задаваться явно, другие. могут задаваться блоком 9 счетчиков, а то и вовсе неиспользоваться, в то время как соответствующие поля кодируют микроприказы управления. Число сочетаний нрк шести адресах огромно и все сочетания могут быть использованы.Как видно из описания работы предлагаемого устройства, система адресации очень гибкая и позволяет максимально использовать воэможностьадресования к блоку памяти по нескольким адресам.Устройство реализовано в ЭВМЕСи показывает высокую эффективность. Так производительность ЭВМна десятичных и логических операциях, где используются длинные операнды составляет 150 тыс, оп/с, чтов 4 раза больше, чем у ее предшественницы ЕС,Объем блока памяти микропрограммсократился с 4096 ячеек до 2048,причем для микропрограмм обработкииспользуется около 1200 ячеек, т.е.в 3 раза меньше чем в ЕС.ап 77 Тираж 648 ПодписноВНИИПИ Государственного комитета СССРпо делам изобретений и открытий3035, Москва, Ж, Раушская наб , д. 4 атент , г. ужгород, ул, Проектная,ставитель В.Гордоновахред, И, Голинка Корректор А.ференц