Постоянное запоминающее устройство

Сфюэ Советских Сфциалистическ ихРеспублик(22) Заявлено 090180 (21) 2868293/18-24 (51)М. Кл. 6 11 С 17/00 с присоединением заявки Нов Государственный комитет СССР но аеаам изобретений и открытий(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычисли= тельной технике и предназначено для хранения программ.Известно постоянное запоминающее устройство (ПЗУ), в котором информация представлена в двоичном коде, содержащее схему адресации, информационную шину и транзисторную матрицу, каждый столбец которой содержит шину считывания и шину констант, а каждая строка - адресную шину. В зависимости от наличия или отсутствия соединения транзистора с шиной константы определяется значение записанной в данную ячейку информации 13.Наиболее близким техническим решением к предлагаемому является ПЗУ, содержащее матричный накопитель, первый вход каждого запоминающего элемента которого подключен к соответствующему выходу первого адресного дешифратора, выход каждого запоминающего элемента соединен с шиной считывания, и второй адресный дешифратор (генератор констант)Значение хранимой в каждом запойинаюшем элементе (ячейке) ПЗУ информации определяется наличием или отсутствием соединения второго входа этой ячейки с шиной константы (землей). Та- . ким образом, данное ПЗУ может хранить по одному биту в ячейке Г 21.Недостатком данных ПЗУ являетсямалая информационная емкость устройства.Цель изобретения - повышение информационной емкости устройства.Поставленная цель достигаетсятем, что в ПЗУ введен формировательдвоичных последовательных кодов,входы которьго соединены с выходамигенератора констант, а каждый из выходов - со вторым входом соответствукицего запоминающего элемента. Кро-ме того, формирователь двоичных последовательностей кодов содержитгруппу элементов ИЛИ, причем первыевходы элементов ИЛИ групп и вторыевходы элементов ИЛИ первой группы 2 О подключены ко входам формирователядвоичных последовательных кодов, авторые входы элементов ИЛИ второйгруппы - к соответствующим выходамэлементов ИЛИ первой группы, выходыэлементов ИЛИ групп подключены квыходам формирователя двоичных последовательных кодов.На фиг. 1 изображена структурнаясхема предлагаемого ПЗУ для случаяхранения двух бит в каждой ячейке 1на Фиг, 2 - структурная схема одногоиз вариантов генератора констант иформирователя двоичных последовательных кодов,Устройство (фиг. 1) содержит адресный дешифратор 1, матричный нако 3- питель 2, состоящий из запоминающихэлементов 3, объединенных в группы(столбцы), генератор 4 констант, формирователь 5 двоичных последовательных кодов, шины 6 констант, шины 7считывания, шины 8 адресации (строки).ОГенератор 4 констант (фиг, 2) состоит из двухразрядного (в общем случаеК-разрядного) циклического двоичногосчетчика 9 и стробируемого дешифратора 10, имеющего входы 11 и выходы 12. 5Формирователь 5 двоичных последовательных кодов содержит две группы(первую 13 и вторую 14) двухвходоныхэлементов 15 ИЛИ, имеющих шины б констант, Для записи информации запоми- Щнающий элемент 3 подключается к соответствующей шине константы, В каждойстроке матрицы к шине 8 адресации вкаждом столбце подключается не болееодного запоминающего элемента 3. Шины 7 считывания всех запоминающихэлементов каждого столбца объединеныНа Фиг, 1 показан один из возможныхвариантов подключения к шинам б констант запоминающих элементов 3,Устройство работает следующимЗОобразом.Дешифратор 10 (Фиг. 2) последовательно декодирует каждое состояниесчетчика 9. Сигналы с выходов 12 упо 0мянутого дешифратора поступают на 35входы элементов 15 ИЛИ Формирователя5 двоичных последовательных кодов.Элементы 15 ИЛИ условно объединеныв две группы, В первой группе 13 непосредственно из сигналов дешифрато- Щра 10 Формируются последовательныедвоичные комбинации (константы) 0011,0110, 1100, 0101., 1010 и 1001. Вовторой группе 14 из сигналов дешифратора 10 и элементон ИЛИ первой группыформруются константы 0111, 1110,10",1, 1101 и 1111. Остальные константы 0001, 0010, 0100 и 1000 получаются непосредственно с выходов генера"тора 4 констант. Одна из шин б констант 0000 или 1111 может отсутствовать, так как запоминающий элемент 3на выходе всегда имеет либо "0", либо "1". Поэтому в Формирователе 5константа 0000 не формируется.Все упомянутые двоичные комбинации (их в общем случае 2" - 1) циклически повторяются на соответствующихшинах 6 констант, поступая на входыподключенных к ним запоминающих элементов 3 (фиг. 1). При считывании ринформации из ПЗУ сигнал с адресногодешифратора 1 по одной из шин 8 поступает на адресные входы подключенныхк этой шине запоминающих элементов 3всех столбцов, разрешая сигналу с И соответствующей шины 6 пройти на выход устройства (шину 7 считывания).В каждый такт считывается один битК-разрядного последовательного двоичного кода.В каждом столбце матричного накопителя 2 в рассмотренном ПЗУ хранится К х М бит информации (где М - число адресных шин), Число запоминающихэлементов при этом равно М. В традиционных двоичных ПЗУ для храненияК и М бит информации необходимо К х Мзапоминающих элементов. Если числостолбцов равно М, то всего в рассмотренном ПЗУ может храниться К х М х Мбит при числе запоминающих элементов,равном М х М (в двоичном ПЗУ такой жеемкости необходимо К х М х М запоминающих элементов,т.е, н К раз больше).Таким образом, в предложенном ПЗУдостигается повышение в К раз информационной емкости устройства без увеличения числа запоминающих элементов.В результате этого снижается стоимость, габариты, вес, а также повышается надежность ПЗУ. Эффект особенноощутим при большом числе К и большихмассивах памяти,Формула изобретения1. Постоянное запоминающее устройство, содержащее матричный накопитель, первый вход каждого запоминающего элемента которого подключен ксоответствующему выходу адресногодешифратора, выход каждого запоминающего элемента соединен с шиной считывания, и генератор констант, о тл и ч а ю щ е е с я тем, что, сцелью повышения информационной емкости устройстна, н него внеден формирователь двоичных последовательных кодов, входы которого соединены с выходами генератора констант, а каждыйиз выходов - со вторым входом соответствующего запоминающего элемента.2, Устройство по и, 1, о т л ич а ю щ е е с я тем, что формирователь двоичных последовательных кодов содержит группу элементов ИЛИ,причем первые входы элементов ИЛИгрупп и вторые входы элементов ИЛИпервой группы подключены ко входамформирователя двоичных последовательных кодов, а вторые входы элементовИЛИ второй группы - к соответствующим выходам элементов ИЛИ пернойгруппы, выходы элементов ИЛИ группподключены к выходам Формирователядвоичных последовательных кодов.Источники инФормации,принятые во внимание при экспертизе1. Хилбурн Д., Джулич П. МикроЭВМ и микропроцессоры, М., "Мир",1979, с 102,2. Брик Е.А. Техника ПЗУ. М.,881862БИИПИ Заказ 9985(7 ираж 648 Подписное илиал ППП фПатенте, .Ужгород,ул.Проектная,