Запоминающее устройство с самоконтролем

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Сафа Сфветсиии Сфциаектических Республик(61) Дополнительное к авт. свид-ву22) Заявлено 140280 (21) 2883199/18-24 (51) М. Кл. с присоединением заявки Ио(23) Приоритета 11 С 29/00 Государствеииый комитет СССР ио делам изобретеиий и открытий(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ Изобретение относится к запоминающим устройствам и может быть использовано в качестве основной и вспомогательной памяти в вычислительных системах.Известно запоминающее устройство, содержащее накопитель, блок управления, кодовые регистры, блок декодирования, схему равенства кодов и позволяет работать с теми ячейками накопителя, которые дают отказ в од.ном и более разрядах 1.Недостатком этого устройства является невысокое быстродействие.Наиболее близким техничесхим ре шением к данному изобретению является запоминающее устройство,с самоконтролем, содержащее накопитель, выходкоторого через блок декодированиясоединен со входом блока управ ления, с первым и вторым регистрами числа, схему равенства кодов, у которой выход соединен со входом блока управления, а входы - с выходами первого и второго регистров числа, 25 причем выходы этих регистров через группу элементов ИЛИ подключены к выходной шине, к блоку декодирования, группу элементов И, входЫ которой соединены с выходом блока управ-, 30 лення и выходом второго регистра числа, блок управлениявыход кото рого подключен ко входаМ накопителя, первого и второго регистров числа 2) .Недостатками этого устройства являются небольшое быстродействие и малая обнаруживающая и корректирующая способность, что снижает надежность устройства.Цель изобретения - повышение быстродействия и надежности устройства,Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее накопитель, регистры числа, первую схему сравнения, блок коррекции, элементы ИЛИ и блок управления, причем вход накопителя подключен к первому выходу первого регистра числа, первым входам элементов ИЛИ и входу блока коррекции: в выход - к первому входу первого регистра числа и входу второго регистра числа, выходы блока коррекции соединены соответственно с первым входом первой схемы сравнения и вторыми входами элементов ИЛИ, управляющие входы Элементов ИЛИ и регистров числа подключейы к одним иэ выходов блока управ,ления, один из входов которого сое,динен. с выходом первой схемы сравнения, введены дешифратор и втораясхема сравнения, входы которой подключены соответственно к первомувыходу первого регистра числа и выходу второго регистра числа, а выход соединен со вторым входом первойсхемы сравнения, вход и выход дешифратора подключены соответственно ковторому выходу и второму входу первого регистра числа, управляющий входдешифратора и управляющие выходы второй схемы сравнения и дешифраторасоединены соответственно с другимивыходом и входаьы блока управления,На чертеже изображена функциональная схема запоминающего устройствас самоконтролем,Устройство содержит накопительпервый 2 и второй 3 регистры числа,дешифратор 4, первую 5 и вторую бсхемы сравнения, осуществляющиесоответственно функции определенияравенства кодов и поразрядного сравнения кодов, блок 7 коррекции, группуэлементов ИЛИ 8, блок 9 управления.Входы 10 регистра 2 и выходы 11 элементов ИЛИ 8 является соответственно входами и выходами устройств, Дваразряда в регистре 2 и в накопителе1 являются маркерными. Вход накопителя 1 подключен к первому .выходурегистра 2, первым входам элементовИЛИ 8 и входу блока 7, а выход - кпервому входу регистра 2 и входурегистра 3, Выходы блока 7 соединены соответственно с первым входомсхемы 5 сравнения и вторыми входамиэлементов ИЛИ 8. Управляющие входыэлементов ИЛИ 8 и регистров 2 и 3подключенык одним из выходовблока9, один из входов которого соединенс выходом схемы 5 сравнения. Входысхема б сравнения подключены соответственно к первому выходу регистра 2 и выходу регистра 3, а выходсоединен со вторым входом схемы 5сравнения. Вход и выход дешифратора 4 подключены .соответственноко второму выходу и второму входурегистра 2. Управляющий вход дешифратора 4 и управляющие выходы схемыб сравнения и дешифратора 4 соединены соответственно с другими выходом и входами блока 9,Устройство работает следующимобразом.пусть используется корректирующкйфкод мощности к , под которойаодраэумевается способность корректирующего кода исправлять ошибкиот 1 до КЧисло, подлежащее записи в накопитель 1 и предварительно закодированное, поступает на первый регистрчисла 2. В режиме контрольной записи .код с первого регистра числа 2записывается в накопитель 1 и счи Если в маркерных разрядах - кодф01 , содержимое первого регистрачисла 2 передается в блок 7, гдепроизводится декодирование числа,в результате которого определяютсяпотери подлежащих коррекции разрядов, значения этих разрядов корректируются и блок 9 управления разрешает выдачу числа через элементыИЛИ 8 на выходы 11 (зто соответствует случаю, когда кратность ошиб-ки не превышает К . Если в маркерных разрядах-код ф 10, содержимоепервого регистра числас его ин версного выхода поступает в блок 7,где производится декодирование икоррекция кода, кроме того, содержимое первого регистра 2 числа сего инверсного выхода записывается 45 в ту же ячейку накопителя 1, к которой происходит обращение, и считывается на второй регистр 3 числа.Содержимое первбго регистра 2 числа и обратный код содержимого второго регистра 3 числа поступаютв схему б сравнения, которая поразрядно сравнивает этн коды. Номераразрядов, значение которых не совпадает, являются отказавшими, Таким образом схема б сравнения определяет множество отказавших разрядов, которое поступает в схему 5сравнения, куда поступают и номераошибочных разрядов, определенныепри декодировании в блоке 7. Если ЬО номера являются подмножеством множества номеров отказавших разрядов,исправление произведено верно н блок9 управления разрешит выдачу откоррек.тнрованного кода с блока 7 на выхоЬ 5 ды 11, а в случае отрицательного 5 0 15 20 25 тывается во второй регистр числа 3.Содержимое второго 3 и первого 2 регистров числа сравнивается в схеме б сравнения, Если коды равны, в маркерные разряды первого регистрачисла 2 дешифратор 4 записывает00 и 01 - в случае, есликратность ошибки не превышаетЕсли же кратность ошибки больше Кто в маркерные разряды запишетсякод 10. В первых двух случаяхв накопитель 1 будет записан прямой код подлежащего записи числа,а в третьем случае - обратный код,причем маркерные разряды всегда записываются в прямом коде. На этомпроцесс записи завершается,При считывании информации изячейки накопителя 1, к которойпроисходит обращение, число поступает в первый регистр числа 2. Дешифратор 4 анализирует состояниемаркерных разрядов и если в нихкод 00, содержимое первого регистра числа 2 через элементы ИЛИ 8передается на выходы 11 (зто означает, что число не содержит ошибок)875470 Формула изобретения Запоминающее устройство с самоконтролем, содержащее накопитель, регистры числа, первую схему сравнения, блок коррекции, элементы ИЛИ и блок управления, причем вход на" 15 копителя подключен к первому. выходу первого регистра числа, первь 1 м входам элементов ИЛИ и входу блока коррекции, а выход - к первому входу первого регистра числа и входу второго регистра числа, выходы блока коррекции соедийены соответственно с первым входом первой схемы сравнения и вторыми входами элементов ИЛИ, управляющие входы элементов ИЛИ и регистров числа подключены Составитель В.Рудаков Редактор Т.Киселева Техред А.Савка Корректор В.Бутяг;Заказ 9356/78 Тираж ВНИИПИ Госуд по делам 113035, Мо48ст венногозобретенийва, Ж,Подпи си сеСССРийнаб., д,4 омит и от аушс ная ПП фПатент ф, г. Ужгород, ул л,результата блок 9 управления выдает сигнал о неисправимой ошибке.Таким образом, описанное устройство, при использовании корректирующего кода мощностью к , позволяет исправлять ошибки кратности 2 К + 1 и обнаруживать ошибки любой кратности. к одним из вйходов блока управления один из входов которого соединен с выходом первой схемы сравнения, о т л и ч а ю щ е е с я тем, что, с целью повьздения быстродействия инадежности устройства, оно содержит дешифратор н вторую схему сравнения, входы которой подключены соответственно к первому выходу первого регистра числа и выходу второго регистра числа, а выход соединен со вторым входом первой схемы:сравнения, вход и выход дешифратора подключены соответственно ко второму выходу и второму входу первого регистра числа, управляющий вход дешифратора и управляющие вымоды второй схемы сравнения и дешифратора соединены соответственно с другими выходом и входами блока Управления 20 Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 443413, кл, 6 11 С 29/00, 1972.2. Авторское свидетельство СССР25 В 433542, кл.б 11 С 29/00; 1972(прототип) .