Буферное запоминающее устройство

Союз СоветсиикСоциалистическиеРеспубпни ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 877612ВР дари изобретений н открытииОпубликовано 30.10.81, Бюллетень40 Дата опубликования описания 09. 11. 81 М, С. Кудашов, Ю, И, Маленкин и С, С. Боодкин -,.,-;,.(71) Заявитель 154 1 БУФЕРНОЕ ЗАНОНННАЕ 4 ЕЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано для согласования работы высокоскоростных ЦВМ с низкоскоростными уст-, ройствами ввода-вывода.Известно буферное запоминающее уст 3 ройство, содержащее накопитель, счет" чик адресов, блок управления и элементы И и ИЛИ Г 11.Недостатком известного устройства1 ЕЕ является сложность схемной реализации.Наиболее близким по технической сущности к предлагаемому является буферное запоминающее устройство, содержащее оперативный накопитель, регистр сдвига, блок управления, счетчик адресов, счетчик разрядов, элементы ИЛИ и элементы И 21.Недостатком известного устройства является то, что в нем возможны случайные искажения информации при записи ее в матрицу оперативной памяти, вызванные индустриальными помехами, что снижает достоверность записи,Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее оперативный накопитель, первые адресные входыкоторого подключены к выходам элементов ИЛИ, вторые адресные входы - к выходам счетчика разрядов, управляющие входы оперативного накопителя и вход счет" чика разрядов подключены к соответствующим управляющим входам блока управ" ления, первые входы элементов ИПИ являются адресньо 4 ти входами устройства, а вторые входы элементов ИЛИ подключены к выходам счетчика адреса, вход которого подключен к соответствующему управляющему выходу блока управле ния, сдвиговый регистр первый инфор" мационные входы которого подключены к информационным выходам блока управления, а выходы к первым входам элементов И, управляющие входы сдвигового регистра и вторые входы элементов И3 8776 подключены к соответствующим управля-ющим выходам блока управления, информационный вход оперативного накопителя подключен к соответствующему выходу сдвигового регистра, дополнительно введены дополнительные элементы И, элемент сравнения и дополнительный элемент ИЛИ, выход которого подключен ко второму информационному входу сдвигового регистра, первый вход дополнительного элемента ИЛИ подключен к информационному входу оперативного накопителя и к первому входу первого до- полнительного элемента И, выход которого подключен к первому входу элемента сравнения, вторые входы дополнительных элементов И подключены к соответствующему выходу блока управления.На фиг. 1 приведена структурная схема устройства; на фиг. 2 показана 20 временная диаграмма работы устройства.Буферное запоминающее устройство содержит матрицу оперативного накопителя 1, сдвиговый регистр 2, блок 3 управления, счетчик 4 адресов, счетчик 5 разрядов, элементы ИЛИ 616, элементы И 7 7 к, дополнительный элемент ИЛИ 8, первый дополнительный элемент И 9, второй дополнительный элемент И 1 О, элемент 11 сравнения, управляющие входы 12 и 13 оперативного накопителя, информационный вход 14 первые адресные входы 151 1511, вто-. рые адресные входы 16 16 в выход 17 оперативного накопителя, информационйый вход 18 последовательной:ааписи сдвигового регистра 2, упрарляющие входы 19-22, и информационные входы 231 23,к параллельной записи сдвигового регистра, входы устройства 24 и еф24 к и 251фф 25 кф Перед началом работы устройства схема приводится в исходное состояние, т.е. на управляющий вход 13 опе 45 ративного накопителя 1 и управляющий вход 21 сдвигового регистра 2 поступают сигналы разрешения записи (фиг.2 а и фиг. 2 6) с блока 3 управления, а на вторые входы элементов И 7 7 к по 50 ступает сигнал запрета. На первые адресные входы 1515 п матрицы оперативного накопителя через элементы ИЛИ 6 6 со счетчика 4 адресов поступает адрес записи первого инфор мационного слова, а на вторые адресные входы 1616со счетчика 5 разрядов поступает адрес записи первого 12 аразряда. Схема готова к работе в режиме записи.Устройство работает следующим образом.При поступлении информационногослова на входы 25 25 к (фиг, 2 В)блока 3 управления, блок 3 пропускаетэто слово на информационные входы23 23 к параллельной записи сдвигового регистра 2 и формирует импульсзаписи на входе 22 (фиг. 21) этогорегистра,По заднему фронту импульсазаписи(фиг. 2 д) сдвигового регистра 2 иснимает сигнал разрешения записи совхода 21 (фиг. 2 6). После этого с бло"ка 3 управления поступают импульсызаписи на вход 12 (фиг 2 В) оператив.1ного накопителя, и импульсы сдвигана вход 20 (фиг, 21)сдвигово 1 о регистра 2 и вход счетчиков разрядов 5,Импульсы сдвига формируются так, чтоих передний фронт совпадает с заднимфронтом импульсов записи. ИнформацияК-го разряда информационного слова,поступающая с К-го разряда сдвигового регистра 2, записывается первым импульсом записи по входу 12 (фиг, 96)по адресу первого разряда и матрицуоперативного накопителя 1. Первым импульсом сдвига по входу 20 (фиг. 2 Фсдвигового регистра 2 информационноеслово, записанное в. нем, сдвигаетсяна один разряд, и одновременно инфор"мация К"го разряда информационногослова, поступающая с К-го разрядасдвигового регистра 2 через дополнительный элемент ИЛИ 8 на вход 18сдвигового регистра 2, записываетсяв его 1"ый разряд. По заднему фронтупервого импульса сдвига на выходеК-го разряда регистра 2 появляетсяинформация К-го разряда информационного слова. Сигналом, поступающим сблока 3 управления на вход счетчика 5разрядов, этот счетчик переключаетсяи с его входа на вторые адресныевходы 165 16 П 1 матрнцы оперативногонакопителя поступает адрес записи вто.рого разряда, Информация К-го разряда информационного слова записывается в матрицу оперативного накопителя по адресу записи втррого разрядавторым импульсом записи по входу 12(фнг. 26) оперативного накопителя 1.Второй импульс сдвига по входу 20сдвигового регистра 2 сдвигает инфор5 8776 мационное слово, записанное в этом регистре еще на один разряд. Одновременно информация К-го разряда информационного слова, поступающая с К-го разряда сдвигового регистра 2 через. дополнительный элемент ИЛИ 8 на вход 18 сдвигового регистра 2, записывается в его 2-ой разряд. По заднему фронту второго импульса сдвига на выходе К-го разряда регистра 2 по О является информация К-го разряда информационного слава.К-ый разряд информационногоеслова записывается третьим импульсом записи р матрицу оперативного накопи теля по адресу записи третьего раэря да. Третий импульс сдвига сдвигает информационное слово, записанное в сдвиговом регистре еще на один разряд. Одновременно информация К-го . 2 ф разряда информационного слова, поступающая с К-го разряда сдвнгового регистра записывается в его третий разРядеЭтот процесс записи и сдвига продолжается до тех пор, пока не записывается первый разряд информационного . слове в оперативный накопитель 1 по К-ому адресу записи и в первый разряд сдвигового регистра 2. Исходная ин- Зф формация записана в накопитель 1 задними разрядами вперед (все К разрядов). После записи информационного слова в оперативный накопитель блок 3 управления снимает сигнал разреаения З записи с входа 13 (фиг. 2 с 1), Новое состояние соответствует режиму считывания. При этом счетчик 4 адресов записи остается в том же состоянии, на адресных входах 15,1151 оперативно- щ го накопителя 1 присутствует адрес записанного слова. На вторые адресные входы 16 16 матрицы с выходов счетчика 5 разрядов поступает адрес К-го разряда, 45Блок 3 управления формирует импульсы считывания, поступающие на вход 12 (фиг. 2 е)оперативного накопителя 1 импульсы сдвига, поступающие на вход 20 (фиг. 2 Ф) сдвигового регистра 2 н импульсы управления сравнением, поступающие на вторые входы дополнительных элементов И 9 и 10.Первым импульсом считывания (фиг.2 Э) из оперативного накопителя 1 извлекается информация К-го разряда йнформационного слова (фиг. 2 й), поступающая с выхода 17 на первый вход допол кительного элемента И 9, а с выхода 12К-го разряда сдвигового регистра 2поступает информация К-го разрядаинформационного слова (фиг. 2 К)на первый вход дополнительного элемента И 10,При первом импульсе управлениясравнением (фиг. 2 Л)информация, снимаемая с выходов дополнительных элементов И 9 и 1 О, поступает на входы.элемента 11 сравнения. При совпаденииинформации на обоих входах элемента 11сравнения на ее выходе сигнала небудет.По заднему фронту импульса сдвига(фиг. 2 Х) следующего за первым импульсом считывания, на выксде К-горазряда регистра 2 появляется информация.,К-го разряда информационногослова (фиг. 2 к).По сигналу с блока 3 управленияс выходов счетчика разрядов 5 на вторые адресвае входы 161 16 щ матрицы поступает адрес Х-го разряда,Вторым импульсом считывания(фиг.2 е) из оперативного накопителяизвлекается информация К-го разрядаинформационного слова (фиг, 2 м), поступающая с выхода 17 на первый входдополнительного элемента И 9, а с выхода К-го разряда регистра 2 снимает"ся информация К-го разряда информационногд,слова (фиг. 2 к) на первый входдополнительного элемента И 10. Привтором импульсе управления сравнением (фиг. 2 Л) с выходов дополнительных элементов И 9 и 10 на входы элемента 11 сравнения поступает информация К-го разряда информационного "слове. Прн совпадении информации наобоих входах элемента 11 сравненияна ее выходе сигнала не будет,По заднему фронту следующего импульса сдвига (фиг. 2 Ф) на выходеК-го разряда регистра 2 появляется ин"формация К-го разряда информационного слова (фиг. 2 к),Этот процесс считывания, поразрядного сравнения и сдвига продолжаетсядо тех пор, пока не происходит сравнение информации.1-го разряда информационного слова, снимаемой с выхода 17 и с К-го разряда сдвигового регистра 2. При поразрядном сравнениии совпадении информации на обоих вхд"дах элемента 11 сравнения на ее выходе сигнала не будетСледовательно все К разрядов ннформационного слова записааю в оперативный накопитель 1 правильно. Послеэтого блох 3 управления формирует ииформула изобретеющ 7 8776) пульс (фиг. 23), который поступает на вход счетчика 4 адресов и переключает его, выбирая адрес следующего информационного слова, Кроме того, блок 3 управления снимает сигнал разрешения сдвига со входа 19 (Фиг. 23), подает сигнал разрешения параллельной записи на вход 20 (фиг. 2 Ю) сдвигового регистра 2 и подает сигнал разрешения записи на вход 13 (Фиг. 2 а) оператив"О ного накопителя 1. Таким образом, буферное запоминающее устройство готово к записи следующего информационного слова.В случае несовпадения информации 5 по какому-либо разряду информационного слова, снимаемой с выхода 17 и с К-го разряда сдвигового регистра 2, при соответствующем импульсе управления сравнением на выходе элемента 11 що сравнения появляется импульс сигнала.Этот сигнал используется для повто-, рения параллельной записи информацион ного слова иэ блока 3 управления в сдвиговый регистр 2 и поразрядной пе- д реписи его в оперативный накопитель с последующим процессом поразрядного сравнения информации с помощью элемента 11 сравнения, описанного вьппе. Повторение записи и последующее поразрядное сравнение информацииосуществляется в паузе между импульсами следования информационных слов (фиг.23),После записи определенного числа информационных слов, которое определяется емкостью счетчика 4 адресов записи, блок 3 управления снимает сигнал разрешения записи со входа 13. Это состояние соответствует режиму считывания. Кроме того, блок 3 управ ления устанавливает счетчик 5 разрядов в состояние, соответствующее адресу первого разряда считывания.Рассмотрим работу устройства в режиме считывания . Адрес считываемого информационного слова поступает на входы 24,.24 в элементов ИЛИ 66 (фиг. 2 н) и через эти элементы - на первые адресные входы 15,15 оперативного накопителя 1. На вторые адресные входы 16116 с выходов счетчика 5 разрядов поступает адрес первого разряда считыванияеБлок 3 управления формирует сигналы разрешейия сдвига (фиг. 2 п 1) и запрет записи фиг. 28), поступающие соответственно на.входы 19 и 21 сдвигового регистра 2, а также им 2 8пулъсы считывания (Фиг. 2 е), поступающие на вход 12, и сдвига(Фиг. 2 ъ) , поступающие на вход 20сдвигового регистра 2. Так как информация в буферное запоминающее устройство была записана задними разрядайи вперед, то первым импульсом считывания (фиг. 2 е) извлекается иэ матрицы оперативной памяти информацияК-го разряда информационного слова,которая с выхода 17 поступает черездополнительный элемент ИЛИ 8 на информационный вход 18 последовательной записи сдвигового регистра 2 изаписывается в первый разряд этогорегистра первым импульсом сдвига,Счетчик 5 разрядов по сигналу с блока 3 управления подготавливает адрес второго разряда считывания. Вторым импульсом считывания извлекаетсяинформация К-го разряда информационного слова. Эта информация поступаетна вход 18 сдвигового регистра 2.Вторым импульсом сдвига информацияК-го разряда, записанная в первомразряде сдвнгового регистра 2 сдвигается на один разряд, а в первый раз-ряд регистра 2 записывается информация К-го разряда. Процесс считывания информации из оперативного набопителя 1 и запись ее в сдвиговый регистр 2 продолжается, пока не будетсчитано все информационное слово.После считывания первого разряда информационного слова и записи его вспвиговый регистр 2, блок 3 управления подает сигнал фиг. 2 Л) на вторые входы элементов И 7,7 М и инфор"мация выбранного слова с выходов элементов И 7 71 поступает на приемноеустройство, Следующее информационноеслово считывается из матрицы оперативного накопителя 1 аналогичным образом,Использование предлагаемого изобретения позволяет повысить достоверность записи информации в оперативныйнакопитель. Ошибки, возникающие присбое во время записи какого-либо информационного слова в накопитель 1,устраняются повторением записи этогослова с последующим поразрядным сравнением информации, осуществляемыми впаузе между импульсами следования информационных слов. Таким образом, повьппается надежность устройства,Буферное запоминающее устройство,содержащее оперативный накопитель,первые адресные входы которого подключены к выходам элементов ИЛИ, вторые адресные входы - к выходам счетчика разрядов, управляющие входы оперативного накопителя и вход счетчикаразрядов подключены к соответствующимуправляющим выходам блока управления,первые входы элементов ИЛИ являютсяадресными входами устройства, а вторые входы элементов ИЛИ подключены к 10выходам счетчика адреса, вход которого подключен к соответствующему управляющему выходу блока управления,сдвиговый регистр, первые информациоиныв входы которого подключены к инФормационным выходам блока управления, а выходы к первым входам элемен.тов И, управляющие входы сдвиговогорегистра и вторые входы элементов Иподключены к соответствующим управляющим выходам блока управления, информационный вход оперативного накопителя подключен к соответствующему выходусдвигового регистра, о т л и ч а ю -щ е е с я тем, что, с целью повыпения надежности устройства, оно содер 877612 10жит дополнительные элементы И, элемент сравнения и дополнительный элемент ИЛИ, выход которого подключен ковторому информационному входу сдвнгового регистра, первый вход дополнительного элемента ИЛИ подключен к информационному входу оперативного накопителя и к первому входу первого допол-нительного элемента И, выход которого подключен к первому входу элементасравнения, второй вход дополнительного элемента ИЛИ подключен к.выходу,оперативного накопителя и к первомувходу второго дополнительного элемента И, выход которого подключен ко вто"рому входу элемента сравнения, вторыеФвходь 1 дополнительных элементов И подключены к соответствующему выходублока управления.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРУ 515154, кл, 6 11 С 9/00, 1974.2, Авторское свидетельство СССРпо заявке У 2622625/18-24,кл. 6 11 С 9/00, 1978 (прототип).. Редактор Е, Папп Техреп, М. Голинка Корректор А. Ференц Заказ 96 Я 5/77 Тираж 648 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035 Москва, Жд Раушская наб, л, 4/5 Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4