Запоминающее устройство с самоконтролем

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(23) Приоритет - Опубликовгчо Дата опублико Государственный ком СССР по делам изобретений н открытийитет тень Мо 39. 3,10,81, Бюл ния описани 53) УДК 6813276) Заявител 4) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕ о-,для об чных о нформа ения о ыточно сти хр п твия онтр Изобретение относится к вычисли тельной технике, в частности к зап минающим устройствам (ЗУ) и может быть использовано при передаче цифровой информации.Известно устройство н ния и локализации одинопри передаче цифровой и Ц которую с целью исправл ш информации вводится изб с тем увеличения разрядно а слов (код Хемминга) 11.Однако такое устройство ограничивает быстродействие ЗУ в режиме считывания в виду прохождения каждого слова информации из накопителя к потребителю через устройство коррекциио кодам Хемминга, независимо от присутствия или отсутствия ошибки в слове информации.Наиболее близким к предлагаемому. по технической сущности является з.апоминающее устройство с самоконтролем, содержащееоперативный накопитель, подключенный через блок воспроизведения к регистру числа, блок контроля достоверности информации, соединенный с блоком управления 23 .Недостатком известного устройства ;является ограничение быстродействия ) ЗУ в режиме считывания информации ипередачи в другие устройства-потребители. Это объясняется тем, что сприменением современных быстродействующих схем накопителей с цикломчтения порядка десятков наносекундвремя, необходимое для обнаруженияошибки в каждом считанном слове иорганизация сигналов выдачи (или блокировки в случае обнаружения ошибки)после анализа информации к потребителям, становится соизмеримым с циклом считывания со схем накопителя,при этом имеется в .виду, что считы ваемая.информация из памяти, в основном, является безошибочной.Кроме того, в современных, вычислительных устройствах потребители ин"формации (процессор, канал, регис- О тры и т,д.) перед использованием ее,тратят дополнительное время на контроль, в частности по модулю два.Быстродействие,ЗУ должно определятьсяне только собственной скоростью цик ла работы ЗУ, но и его взаимодействием с потребителями по передаче счи-,танной информации.Цель изобретения - повышение быстродейс запоминающего устройства О .с самок олем.Поставленная цель достигается тем,что в запоминающее устройство с само-,контролем, содержащее накопитель,входы которого подключены к выходамблока записи, а выходы - к информационным входам блока воспроизведения,управляющие входы блока записи и блока воспроизведения подключены соответственно к первому и второму выходам блока управления, регистр числа,Фпервые входы которого подключенык выходам блока воспроизведения и ковходам блока контроля, управляющийвход- кйердому выходу блока контроляЙ к третьему входу блока управленияа выходы регистра числа подключеныко входам буферного блока, управляющий вход которого подключен к четвертому выходу блока управления, дополнительно введены блок коррекции,информационные входы которого подключены к выходам блока воспроизведения,первый и фвторой управляющие входысоответственно к пятому и,шестомувходам блока управления, первые выходы блока подключены ко вторым входам регистра числа, а вторые выходыблока коррекции подключены к первымвходам блока записи, коммутатор, первые входы которого подключены к выходам буферного блока, вторые входы -к выходам блока восйроизведения,управляющий вход - к четвертому выходу блока управления, а выходы коммутатора являются выходами устройства,формироваТель, первый вход которогоподключен к выходу блока контроля,а второй и третий входы - соответственно к четвертому и седьмому выходам блока управления, выходы регистрачисла подключены ко вторым входамблока записи,На чертеже представлена Функциональная схема запоминающего устройства а самоконтролем.Запоминающее устройство содержит накопитель 1, блок 2 записи, блок 3 воспроизведения, регистр 4 числа, блок 5 контроля, коммутатор б, блок 7 управления, формирователь 8, блок 9 коррекции, буферный блок 10, второй выход 11 блока 7 управления, выходы 12 блока воспроизведения, информационные выходы устройства, второй выход 14 блока 5 контроля, седьмой выход 15 блока 7 управления, первый управляющий выход 1 б устройства, первый выход 17 блоха 5 контроля, пятый выход 18 бдока 7 управления, первый выход 19 блока 9 коррекции, четвертей выход 20 блока управления, вйходы 21 регистра 4 числа, выходы 22 буферного блока 10, управляющий выход 23 устройства, шестой управляющий выход 24 блока 7 управления, второй вы,ход 25 блока 9 коррекции, первый выход 26 блока 7 управления и управляющий вход 27 устройства. Работа ЗУ происходит следующим образом,В ячейках накопителя вместе с каждым словом информации записаны контрольный разряд четности и раэряды коррекции по коду Хемминга. При реализации режима чтения на управляющий вход блока 3 воспроизведения с выхода 11 блока 7 управления подаетсяразрешающий сигнал, по которому информация с выхода 12 блока 3 воспроизведения принимается на регистр 4числа, блоком 5 контроля, блоком 9коррекции, коммутатором б и с выхода 13 коммутатора б информация по"ступает к потребителю,Быстродействие ЗУ достигается тем,что предварительнцй анализ информации на четность ведется одновременно в блоке 5 контроля устройства ина входе потребителя информации, в20 результате чего конец анализа считанной иэ накопителя безошибочной информации в блоке 5 контроля одновременно является сигналом записи этой информации в регистр потребителя и на 25 чалом следующего цикла считыванияинформации иэ накопителя, напримердля следующего потребителя.Рассмотрим более подробно дваслучая, имеющих место при считыванииинформации иэ накопителя. Первый случай, когда в считываемой информацииошибки нет. В этом случае сигнал совторого выхода 14 блока 5 контролячерез минимально необходимое время,затрачиваемое для проверки информации на чвтность поступает в Формирователь 8, формирующий сигналы сопровождения, подготовленный к работеимпульсом,с седьмого выхода 15 блока7 управления, разрешающим прием ин 10 формации потребителя по сигналу сопровождения исправной информации свыхода 1 б формирователя 8.фактически фронт выдачи сигналасопрсвождения безошибочной информа 45 ции является началом следующего цикла считывания, но при этом учитывается сигнал обратной связи анализаошибки на входе потребителя, т.в. вслучае ошибки гни приеме Информациипотребителем сигнал сопровожденияинформации иа вход потребителя нвпоступает, в связи с приходом этого,сигнала от потребителя на направляющий вход 27 устройства в блок 8.Таким образом максимальное возможноебыстродействие ЗУ достигается присчитыванйи и передаче исправной информации потребителю, а это является основааа режимом работы Зу.Второй случай, когда в считывае мой информации имеется ошибка. Независимо от типа-ошибки (отказ в счи- тцваемоМ разряде, отказ в цепи считывания или сбой в считываемом разряде) несоответствие признака чет ности считанной информации количест, 875474ву единиц в числе будет зафиксировано блоком 5 контроля (и соответственно на входе потребителя), и сигналошибки на выходе 17 блока 5 контроля будет передан в устройство 7 управления, на регистр числа 4, при этом по выходу 14 блока 5 контроля произойдет блокировка выдачи сигнала сопровождения исправной информации формирователем по выходу 16;Блок 7 управления сигналом на выходе 18 включает блок 9 коррекции 2,10 и в нем происходит анализ ошибки, По окончании анализа по выходу 19 блока 35 По окончании передачи скорректи" рованной информации потребителю, устройство 7 управления организует цикл записи скорректированной информации в ячейку накопителя по тому же адресу, для исправления информа-ции в ячейке накопителя40 С выхода 24 блока 7 управления сигнал запускает в блоке 9.коррекции формирователи контрольных разрядов коррекции по коду Хемминга, а также разрядов четности, после чего скорректированная информация с выходов 21 регистра 4 числа с контрольными разрядами коррекции и четности, с выхода 25 блока 9 коррекции поступа" ет на вход блока 2 записи. По сигналу с выхода 26 блока управления 7 50 информация записывается в накопитель, 55 Таким образом, сбой разряда информации в ячейке накопителя устраняется,а в случае отказа не устраняется,при этом информация корректируетсядля передачи потребителю при каждоМцикле считывания отказавшей ячейкинакопителя,б 0 Предлагаемое изобретение позволяет повысить быстродействие ЗУ при 65 9 коррекции в регистре 4 числа проиэведется коррекция сбойного разряда содновременной выработкой числа четиос ти скорректированного слова. По выходу 20 блока 7 управления происхо"дит запись скорректированной информации с выхода 21 регистра 4 числа набуферный блок 10 с одновременным переключением коммутатора 6 на приомпо выходу 22 буферного блока 10 иПередачей потребителю по выходу 13коммутатора 6, а также подготовкаформирователем 8 по выходу 20 блока7 управления сйгнала сопровожденияскорректированной информации по входу 23, Через минимальное время анализа исправленной информации на входе потребителя по четности, т.е.по снятию сигнала ошибки, на входепотребителя, формирователь 8 по входу 23 организует сигнал сопровожде"ния исправленной информации для записи ее в регистр потребителя. считывании безошибочной информации, а это основной режим работы ЭУ, эа счет уменьшения времени передачи ин" формации на величину задержек в регистре числа, времени выработки блоком управления разрешающего сигнала для блока выдачи кодов и времени срабатывания блока выдачи кодов, так как в данном устройстве информация поступает одновременно как блоку, контроля достоверности информации, подготавливая к включению блок сопровождения сигнала информации, так и через коммутатор на вход.потребителя. После одинакового и практически одновременного анализа информация на ее четность выработанным сигналом сопровождения производится ее запись на вход потребителя.1ФКроме того, изобретение позволяет исправлять ошибки при считывании, возникающие при случайных сбоях в ячейках накопителя.формула изобретенияЗапоминающее устройство с сомокон"тролем, содержащее накопитель, входыкоторого подключены к выходам блоказаписи, а выходы - к информационнымвходам блока воспроизведения, управляющие входы блока записи и блока вос" произведения подключены соответственно к первому н второму выходам блока управления, регистр числа, первые входы которого подключены к выходам блока воспроизведения и ко входам блока контроля, управляющий вход к первому выходу блока контроля и к третьему входу блока управления, а выходы регистра числа подключены ко входам буферного блока, управляющий вход которого подключен к четвертому выходу блока управления, о т л и " ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит блок коррекции, информационные входы которого подключены к выходам блока воспроизведения, первый и второй управляющие входы - соответственно к пятому и шестому входам блока управления, первые выходы блока коррекции подключены ко вторым входам регистра числа, а вторые вы" ходы блока коррекции подключены к первым входам блока записи, коммутатор, первые входы которого подключены к выходам буферного блока, вторые входы - к выходам блока воспроизведения, управляющий вход - к четвертому выходу блока управления, а выходы коммутатора являются выходами устройства формирователь, первый вход которого подключен к выходу блока контроля, а второй и третий входы - соответственно к четвертому и седьмому выходам блока управления, а выходы регистре875474 числа подключены ко вторым входамблока записи. Источники информации,пРинятые во внимание при экспертизе Составитель С.Шустенкодактор Т.Киселева Техред Ж.Кастелевич Корректор С.Щома ак ПодписноСР 4 илиал ППП "Патент", г.ужгород, ул.Проектная,4 357/7 ВНИИ по 13035Тираж 648Государсвтенногоелам изобретений иМосква, Ж, Рауш 1, Патент СИЛ У 35 б 8153,кл.С 11 С 29/00, 1972.2. Авторское свидетельство СССРФ 333 б 05, кл.О 11 С 29/00, 1970