Динамическое запоминающее устройство

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 11097 Э (21) 2815720/18-24с присоединением заявки Ио(51)м, Кл,а 6 11 С 11/40 Государственный комитет СССР но делам изобретений и открытий(71) Заявитель 54) ДИНАМИЧЕСКОЕ ЭАПОМИНИОЩЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть исполь. эовано для записи информации в вычислительных устройствах интегрального исполнения.Известны запоминающие устройства с произвольной выборкой информации, содержащие матричный накопитель. на .транзисторных ячейках памяти 11 и 210 Недостатком этих устройств является малая надежность.Наиболее близким к изобретению является динамическое запоминающее устройство, содержащее матричный накопитель, дешифраторы строк и столбцов, усилители считывания и блоки управления и .ввода-вывода информации 3Недостатком известного устройст" ва является малая надежность, обусловленная низким уровнем напряжения в ячейках памяти матричного накопителя.25Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в динамическое запоминающее устройство, содержащее матричный накопитель информации, выполненный, например, на транзисторных ячей" ках памяти, формирователи адресных сигналов, выходы которых соединены с соответствующими адресными шинами матричного накопителя информации, дешифратор строк, выходы которого соединены с входами соответствующих формирователей адресных сигналов, введены управляемый генератор импульсов, накопительные элементы и дополнительные формирователи адресных сигналов, причем входы управляемого генератора импульсов подключены к соответствующим выходам матричного накопителя инФормации, а выход - к первым входам дополнительных формирователей адресных сигналов, вторые входы которых подключены к входам соответствующих формирователей адресных сигналов, а выходы - через соответствующие накопительные элементы к выходам соответствующих формирователей адресных сигналов.На чертеже показана функциональная схема предлагаемого динамического запоминающего устройства.Устройство содержит матричный накопитель 1 информации, выполненный на транзисторных ячейках памяти, адресные шины 2, формирователи 3 ад881858 ресных сигналов, накопительные элементы 4, дополнительные формирователи 5 адресных сигналов, управляемый генератор б импульсов и дешифратор 7 строк.В режиме записи с помощью дешифратора строк производится выбор строки, при этом на входе выбранного формирователя адресного сигнала формируется высокий уровень напряжения, на выходе также появляется высокий уровень напряжения и адресные транзисторы ячеек памяти открываются. Как только напряжение на адресной шине достигает определенного уровня, на выходе управляемого генератора импульсов формируется напряжение, которое включает дополнительные формирователи. Выходные сигналы Формирователей через накопительные элементы поступают на адресные шины, увеличивая напряжение на ячейках памяти. Величина дополнительного напряжения, поступающего на адресную шину, определяется делителем, оораэованным емкостью накопительного элемента и параэитной емкостью адресной шины, что позволяет использовать при считывании менее чувствительные усилители и использовать более низкие напряжения источника питающего напряжения, повысив тем самым надежность запоминающего устройства.формула изобретенияДинамическое запоминающее устройство, содержащее матричный накопи" тель информации, выполненный, напри"мер, на транзисторных ячейках памяти,формирователи адресных сигналов, выходы которых соединены с соответст"вующими адресными шинами матричногонакопителя информации, дешифраторстрок, выходы которого соединены свходами соответствующих Формирователей адресных сигналов, о т л ич а ю щ е е с я тем, что,с целью повышения надежности, в него введеныуправляемый генератор импульсов, накопительные элементы и дополнительные формирователи адресных сигналов,причем входы управляемого генератора импульсов подключены к соответст 15 вующим выходам матричного накопителяинформации, а выход - к первым входам дополнительных Формирователейадресных сигналов, вторые входы которых подключены к входам соответст;Я вующих формирователей адресных сигналов, а выходы - через соответствующие накопительные элементы к выходам соответствующих формирователейадресных сигналов.Источники информации,принятые во внимание при экспертизе1, 1 ЕЕЕ Лоцгпа ой Во 31 йа 1 еС 1 гсц 1 в, чоВ ЯС, Р 5, рр. 305"310.30 2. ффЭлектроникаф, 1976, 9 4,с. 44-52З.Н 1 сгосес+гоп 1 сь апд Ве 1 а 11йу,1977,чую, 1 б,рр.431-448(прототип) ВНИИПИ Заказ 9985/79Мираж б 48 Подписное филиал ППП "Патент",г.ужгород,ул.Проектная,4