Запоминающее устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соила СоветсиикСоциалистичесиикРеслублии и 879648(6 ) Дополнительное к авт. саид-ву(22) Заявлено 11. 01. 80 (21) 2868897/18-24с присоединением заявки РЙ -(51)М, Кл. 0 11 С 11/00 Ьеудэрстеэккык квинтет СССР аЬ делэм ээабретепкй и открытий(088.8) Дата опубликования описания 0911.81(72) Автор изобретения М. Я. Эйнгорин Горьковский исследовательский физико-техническийинститут при Горьковском государственном университетеим. Н. И. Лобачевского(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к области запоминающих устройств.Известно выполненное по системе ЗД с матричной селекцией Г 1 1Недостатком этого устройства является большое число селектирующих шин,Из известных устройств наиболее близким техническим решением к изобретению является ЗД содержащее накопитель, дешифраторы, формирователи им 10 пульсов выборки и логические элементы Г 2.Это устройство требует большого числа селектырующих шин, соединяющих дешифраторы с накопителем, при хоро 15 шем избирающем отношении, что снижает надежность устройства.Целью изобретения является сокращение числа селектирующих шин соединения дешифраторов с накопителем при20 заданном объеме накопителя или увеличении объема накопителя при сохранении числа селектирующих шин, т.е. повьппение надежности ЗУ. Поставленная цель достигается тем,что в ЗУ, содержащее дешифраторы, накопитель, группы формирователей двух"полярных импульсов, группу элементовНЕ, причем выходы первого дешифратораподключены к одним из входов формирователей двухполярных импульсов, выходы которых соединены с соответствующими входами накопителя, управляемые входы элементов НЕ соединены с управляющим входом устройства, а входыдешифраторов являются адресными входами устройства, введен функциональный преобразователь, входы которогоподключены к выходам второго дешифратора, а выходы соединены с другимивходами управляемых элементов НЕ, выходы которых подключены соответственно к другим входам формирователейдвухполярных импульсов, входящих водну группу,При этом целесообразно функциональный преобразователь выполнить в видепреобразователя двоичного кода в код30 40 3 8796Адомара К-го порядка (где К 3 4 - целое) .На чертеже изображена функциональная схема предложенного ЗУ,Устройство содержит дешифраторы 1и 2, накопитель 3, состоящий из К запоминающих матриц 4, группы формирователей двухполярных импульсов 5,группу управляемых элементов НЕ б ифункциональный преобразователь 7, содержащий коммутирующие элементы 8.Входы преобразователя 7 подключены квыходам дешифратора 2. Одни входыэлементов НЕ 6 соединены с управляющим входом устройства, другие входы - 15с выходами преобразователя 7. Однивходы формирователей 5 подключены квыходам дешифратора 1, а другие - квыходам элементов НЕ 6.ЗУ работает следующим образом.20На вход дешифратора 1 подаетсячасть двоичного кода адреса Ал, определяющего выбор одной из ячеек вкаждой матрице 4. Дешифратор 1 наоснове двоичного кода А на своих 25выходах формирует К ортогональных па. -раллельных адресных кодов, каждый изкоторых содержит одну единицу и (п)нулей (где п - число формирователей5 в группе и определяет коды, которые поступают на один из входов формирователя 5 и определяют выбор однойиз ячеек в каждой запоминающей матрице 4. На вход дешифратора 2 подается вторая часть кода А, который35.после его преобразования преобразонвателем 7 в код Адомара поступает через управляемые элементы НЕ 6 на другие входы формирователей 5, относящихся к различным ортогональным групрпам. Код А 2 определяет запоминающуюматрицу 4, из которой производитсяселекция по первой части адреса Ал.Наличие "1" или 0" на одном входеформирователя 5 определяет полярность выходного сигнала формирова. 45теля, имеющего активизированный основной вход. Все коды Адомара, кромеодного, имеют К/2 нулей и К/2 единиц, в кодой ортогональной системеактивирован один выход, следователь-но, на накопитель 3 поступают К/2положительных и К/2 отрицательныхсигналов по К.п шинам, из которых(и) К имеют нулевой выходной сигнал.55Управляющий вход 9 устройства служит для управления инвертированиемсигналов, поступающих на другие вхо 48ды формирователей в режимах; "запись или нчтение11В случае, если матрицы 4 выполнены на полупроводниковых приборах, например МНОП-транзисторах, формирователи должны иметь два входа: прямой и инверсныйТехнико-экономические преимущества описанного устройства состоят в следующем. Если без функционального преобразователя селектировался объем матрицы 4, равный п или п слов, то с функциональным преобразователем в К раз больше, при том же числе шин, соединяющих накопитель с дешифратором или, что то же самое сокращено Число шин селекции при объеме накопителя К блоков по .или и слов,Формула изобретения1. Запоминающее устройство, содержащее дешифраторы, накопитель, группы Формирователей двухполярных импульсов, группу элементов НЕ, причем выходы первого дешифратора подключены к одним из входов формирователей двух полярных импульсов, выходы которых соединены с соответствующими входами накопителя, управляемые входы элементов НЕ соединены с управляющим входом устройства а входы дешифраторов являются адресными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит функциональный преобразователь, входы которого подключены к выходам второго дешифратора, а выходы соединены с другими входами управляемых элементов НЕ, выходы которых подключены соответственно к другим входам формирователей двух- полярных импульсов, входящих в одну группу.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что функциональный преобразователь выполнен в виде преобразователя двоичного кода в код Адомара К-го порядка (где К ) 4 - целое).Источники информации,принятые во внимание при экспертизе1. Огнев И. В. и Шамаев Ю. М. Проектирование запоминающих устройств.М "Высшая школа", 1979 с. 1272. Ричардс Р. К. Элементы и схемыцифровых вычислительных машин. М.,8796481 9730/23 Тираж 648 Подпис ИПИ илиа Патент", г, Ужгород, ул. Проектная, 4