Запоминающее устройство с самоконтролем

ОП ИСАНИЕИЗОБРЕТЕН ЙЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски кСоциалистическиеРеспублик и 879655(22) Заявлено 24.03. 80 (2 ) 2904754/18-24с присоелинением заявки РЙло делам изобретений к открытий(54) ЗАПОМИНА 1 ОЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ Изобретение относится к области вычислительной техники, а именно, к запоминающим устройствам.Известно запоминающее устройство с самоконтролем 11, которое осуществляет контроль сравнением в каждом такте считываемой из двух идентичных накопителей информации, образованием сверток для каждого накопителя в случае несравнения хотя10 бы по одному из разрядов и отключением накопителя, в котором свертка не совпала с информацией в контрольном разряде.Недостатком этого устройства явт 5 ляется недостаточно высокая надежность системы памяти, определяемая выбранным методом общего резервированияИз известных устройств наиболее20 близким к изобретению является запоминающее устройство с самоконтролем 2, в котором реализуется метод, аналогичный методу раздельного резервирования по зонам (группам) большойинтегральной схемы (БИС) . Это устройство содержит накопитель 1 блоки поразрядного сравнения, блото. формирования сигнала отказа, блоки контроля, блок задержки строба считывания, группы дешифраторов, регистры и схемы сравнения адресов, причем адресные входы дешифраторов соединены с адресными шинами, управляющие входы дешифраторов первой группы соединены соответственно с выходами блоков контроля и четвертыми входами схем поразрядного сравнения, выходы дешифраторов первой группы соединены соответственно с входами регистров, выходы которых подключены к первым входам схем сравнения адресов, вторые входы которых соединены соответственно с выходами дешифраторов второй группы, выходы схем сравнения адресов соединены с пятыми входами схем поразрядного сравнения и третьи879655 10 15 20 30 ми входами блока формирования сигнала отказа.Недостатком этого устройства является недостаточно высокая надежность, так как раздельным резервированием охвачены группы БИС, состав"ляющие зоны адресов, например 16 БИС.Целью изобретения является повышение надежности запоминающего устройства,Поставленная цель достигается тем,что в запоминающее устройство с самоконтролем, содержащее накопители1информационные выходы каждого из которых подключены к соответствующимвходам схем сравнения и ко входам соответстсвующего блока контроля, управляющий выход каждого из накопителейподключен к первому управляющему входу соответствующего блока контроля,выход которого подключен к соответствующему управляющему входу формирователя сигналов отказа, первый выходформирователя сигналов отказа подключен ко вторым управляющим входам25блоков контроля, а второй выход формирователя сигналов отказа подключен ко входу блока задержки, первыйвыход которого подключен к первым управляющим входам схем сравнения, дополнительно введены регистры, первыевходы каждого из которых подключенык соответствующим выходам схем сравнения, первые выходы - к соответствующим управляющим входам схем сравнения, а управляющие входы каждого изрегистров подключены к выходу соответствующего блока контроля, дополнительные накопители, входы каждого изкоторых подключены ко вторым выходамсоответствующего регистра,а выходы ; 40ко вторым входам соответствующего регистра, и блок управления, вход которого подключен ко второму управляющемувыходу блока задержки, а управляющиевыходы блока управления подключены к 45соответствующим управляющим входамдополнительных накопителей.На чертеже изображена блок-схемапредложенного устройства,Устройство содержит накопители 1, .50схемы сравнения 2, формирователь сигналов отказа 3, блоки контроля 4,блок задержки 5, дополнительные накопители 6,регистры 7," блок управления 8, адресные шины 9, шину начальиой установки 10, шину записьсчитывание 11, шину запрос 12, выходные шины устройства 13. 4Устройство работает следующим образом.При подготовке к работе в дополнительные накопители 6 записываются, например, программным путем все "0" (все "1"), представляющие собой информацию об отсутствии неисправных ячеек в обоих накопителях 1. Для этого от ЭВМ на входы дополнительных накопителей 6 подаются последовательно все сочетания старших разрядов адреса по адресным шинам 9, на входы блока управления 8 - сигналы запроса.по шине 12, начальной установки по шине 10 и команды "запись" по шине 11, на входы регистров 7 - сигналы запро - са При этом регистры / сбрасываютсяв исходное состояние, устройство управления 8 подает сигнал записи на дополнительные накопители 6 в момент времени, последующий за установкой регистров 7 в исходное состояние. Содержимое регистров, соответствующее отсутсвию неисправных ячеек накопителей 1, записывается, таким образом, в каждом такте в соответствующие адреса дополнительныхнакопителей до полного их заполнения.В начале работы на входы двух накопителей 1 одновременно подаются сигналы кода адреса, числа, записи считывания, запроса. После того, как записана необходимая информация, в тактах считывания при исправной работе обоих накопителей 1 информация на их выходах совпадает, поэтому с выходов схем сравнения 2, проводящих поразрядное сравнение, считанная информация поступает на выход устройства, Одновременно в каждом такте происходит считывание начально записанной информации из дополнительных накопителей 6 в регистры 7 и ее перезапись обратно по тем же адресам,Для осуществления этого условия дополнительные накопители 6 должны обладать большим быстродействием, чем накопители 1, а рлок управления 8 должен вырабатывать из сигнала запрос ЭВМ второй, сдвинутый во времени, запрос дополнительных накопителей 6. Возможно также использование в качестве дополнительных накопителей. БИС ОЗУ, в которых предусмотрен дополнительный режим работы считывание-модификация-запись.В. случае неисправности одного из накопителей 1 произойдет несовпаде5 879655 6ние информации хотя бы в одном изразрядов. Сигнал несовпадения поступит на формирователь сигналов отказа 3, который вырабатывает сигналзапуска блоков контроля 4, например,по модулю два, на входы которых подаются сигналы считывания соответствующих накопителей, а также контрольный код, записываемый в дополнительном разряде каждого накопителя., 0На время выполнения операции свертки происходит задержка строба считывания информации с помощью блока задержки 5, управляемого сигналом отблока формирователя сигналов отказа 4. Блох контроля 4, свяэанныи снеисправным накопителем, вырабатывает сигнал отказа накопителя, которыйпоступает на вход формирователя сигналов отказа 3 и устанавливает его в 20исходное состояние. Сигнал отказа накопителя поступает также на управляющий вход соответствующего регистра 7,1разрешая запись информации, о неисправном разряде, получаемой с выхода 25схемы поразрядного сравнения 2, всоответствующий разряд регистра. Выходы регистра 7 соединены с соответствующими входами схемы сравнения 2,поэтому после записи в регистр информации о неисправном разряде эаблокируется выход неисправного разряда неисправного накопителя 1 и после выработки блоком задержки 5 задержанного строба произойдет считывание истинной информации с выходов схем сравнения. Одновременно информация с выходов обоих регистров 7 будет перезаписана в соответствующие ячейки дополнительных накопителей по второмучастей каждой иэ БИС,Формула изобретения 45 50 55 для данного такта сигналу запроса,вырабатываемому блоком управления 8-после задержки на время выполнениярассмотренных выше операций. Признак записи в дополнительные накопители 6 вырабатывается также блокомуправления 8 в каждом такте после считывания в регистры информации, хранимой в дополнительных накопителях.В дальнейшем при обращении к запоминающему устройству по адресам, относящимся к неисправной зоне, контрольпо модулю два может не провоГиться,так как при каждом последующем обращении происходит считывание информации иэ дополнительных накопителей 6 в регистры 7, выходы которыхблокируют соответствующий разряд схемы сравнения и считываемую из неисправного разряда одного из накопителейинформацию. По мере появления последующих отказов происходит заполнение вспомогательных запоминаю щих устройств информацией о неисправных разрядах и зонах накопителей, Выходы регистров 7 могут быть выведены на пульт оператора для контроля за состоянием функционирования запоминающего устройства ивыявленными неисправностями.Предлагаемое техническое рещение обеспечивает раздельное резервирование запоминающего устройства с глубиной резервирования до одной БИС или части БИС. Глубина резервирования, а следовательно и выигрыш в надежности определяются соотношением информационной емкости основных накопителей и дополнительных накопителей. При информационной емкости каждого из дополнительных накопителей, равной количеству БИС в основном накопителе, достигается эффективность резервирования,равноценная эффективности поэлементного резервирования на уровне БИС.Но при этом исключаются присущие поэлементному резервированию недостатки: большое количество элементов объединения БИС и их разделения в случае отказа любой из них, зависимости от некоторых распространенных видов отказов (пробой и утечки входных цепей БИС,обрывы или замыкания коммутационных шин, отказы схем управ 35пения). При относительно небольшойемкости накопителя или высокой стенени интеграций, входящих в него БИС,глубина резервирования может бытьобеспечена на уровне соответствующих Запоминающее устройство с самокон" тролем, содержащее накопители, информационные выходы каждого из которых подключены к соответствующим входам схем сравнения и ко входам соответствующего блока контроля дополнительного информационного разряда,вью. ход каждого иэ накопителей подклвчен к первому управляющему входу соответствующего блока контроля, выход которого подключен к соответствующему управляющему входу формирователя сигналов отказа, первый выход формирователя сигналов отказа подключен ко вторым управляющим входам блоков"Патент", г. Ужгород, ул. Проектная,контроля, а второй выход формирователя сигналов отказа подключен ковходу блока задержки, первый выходкоторого подключен к первым управляющим входам схем сравнения, о т л ич а ю щ е е с я тем, что, с цельюповьппения надежности устройства,дно содержит регистры, первые входыкаждого из которых подключены к соответствующим выходам схем сравненияпервые выходы - к соответствующимуправляющим входам схем сравнения ауправляющие входы каждого регистраподключены к выходу соответствующего блока контроля, дополнительныенакопители, входы которых подключе 879655 8ны ко вторым. выходам соответствующего регистра, а выходы - ко вторымвходам соответствующего регистра иблок управления, вход которого подключен ко второму управляющему выходу блока задержки а управляющие вы 1ходы блока управления подключены ксоответствующим управляющим входамдополнительных накопителей,1 О Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР1 Ф 696545, кл. Я 11 С 29/00, 1977.2. Авторское свидетельство СССР15 Р 758257 кл. Я Н С 29/ОО, 1978 (прототип) .