Буферное запоминающее устройство

СООЗ ССВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 504 О 11 С 19/ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЕНИЯ ПИСАНИЕ ИЗОБ К АЮТОРСКОМУ СВИ(54) БУФЕРКОЕ ЗАПВО ЕЕ УСТРОЙСТ(21) 3868170 (22) 3 03.8 (46) 5.09.8 (72) В.Г, Зи пиков и В.Г. (53) 681.327 (56) Авторск У 842957, клАвторское В 822293, кл Бюл. 9 34ин, В,И. Гриць, В.С.Чибисов6(088.8)е свидетельство СССРО 1 С .11/00, 1981.свидетельство СССР0 11 С 17/00, 198.(57) Изобретение относится к вычислительной технике и может быть использовано при построении буферныхзапоминающих устройств в системахсбора и обработки измерительной информации. Цель изобретения - повьппение надежности и увеличение информационной емкости устройства. Буферное запоминающее устройство содержит блок 1 памяти, коммутаторы 2 и 3счетчик 4 адресов считывания, счетчик 5 адресов записи, блок б еравнения регистр 7, элементы И 8 и 9,257704 дешифратор 10, элементы И 11 и 12,элемент ИЛИ 13, элементы задержки14 и 15, триггерь: 16-18 и управляющие входы 19-22. В режиме записи поимпульсам на нходе 19 осуществляется запись информационного слова вблок 1 памяти по адресу, определяемому счетчиком 4, а также изменениясостояния счетчика 4. Блок Ь сравнивает содержимое счетчиков 4,и 5 ив зависимости от результата сравнения вырабатываются управляющие выходные сигналы (буфер полный, буферпуст). С приходом на вход 22 сигнала синхронизирующего импульса (СИ)и при наличии заданного кода на входах 21 осуществляется запись в регистр 7 текущего состояния счетчика Изобретение относится к вычислительной технике и может быть использовано при построении буферныхзапоминающих устройств (БЗУ) в сис-темах сбора и обработки измерительной информации.Цель изобретения - повышение надежности и увеличение информационнойемкости устройства,10На чертеже приведена структурнаясхема предлагаемого устройства.Буферное запоминающее устройствосодержит блок 1 памяти, коммутаторы2 и 3, счетчик 4 адреса чтения, счетчик 5 адреса записи, блок 6 сравнения, регистр 7, элементы И 8 и 9,дешифратор 1 О, элементы И 1 и 12,элемент И 1 И 13, элементы задержки14 и 15, триггеры 16-18 и управляющие входы 19-22.БЗУ используется для промежуточного хранения измерительной информации и соответствующей ей идентификаторов (номеров каналов). Присвоение идентификаторов измерительной информации в рассматриваемыхсистемах осуществляется в устройствах селекции информационных каналов.Алгоритм работы этих устройств основан на вычислении временного интервала, определяющего положение синхронизирующего импульса внутри теле-7 и последующая информация будетзаписываться в последующие ячейкипамяти. Если в момент прихода СИ навходах 21 отсутствует заданный код,то это свидетельствует о сбое, ипоследующая информация будет записываться с начального адреса сбойнойгруппы данных, хранящегося в регистре 7. В режиме чтения по импульсамна входе 20 осуществляется считывание информации из блока 2 памяти поадресу, определяемому счетчиком 4,а также изменение состояния счетчика 5. Блок 6 сравнивает содержимоесчетчика 4 и регистра 7 и в зависимости от результата сравнения вырабатываются управляющие выходные сигналы (буфер полный, буфер пуст). 1 ил. метрического цикла, и сравнении егос заданным. При совпадении текущегои заданного интервалов выбранномусинхронизирующему импульсу (Мг) и,следовательно, и соответствующейему измерительному информации присваивается идентификатор. Канал передачи синхронизирующих импульсов подвержен действию помех, что приводитк пропаже или появлению лишних синхронизирующих импульсов. Сбой в канале синхронизации приводит к нарушению соответствия между кодом счетчика интервалов и соответствующим емувременным положением синхрониэирующего импульса внутри телеметрическогоцикла. Следствием этого является нарушение соответствия между измерительной информацией и присваиваемойей идентификаторами. Это приводит кзаписи в БЗУ ошибочной информации,Устройство работает следующим образом.В начале работы сигналом начальной установки (цепь начальной установки на чертеже не показана) счет-чики 4 и 5, регистр 7 устанавливаются в нулевое состояние, триггер 16 устанавливается в состояние "О" (буферный неполный), триггер 17 в состояние "1" (буфер пуст), триггер 18 в состояние "1" (нет сбоя синхрониции не обнаружено сбоя. Высокий уровень сигнала с выхода дешифратора 10открывает элемент И 9 для прохождения сигнала "Мг" на входы элементовИ 11 и 12 и вход записи регистра 7,Но переднему фронту сигнала "Мг" врегистр 7 переписывается содержимоесчетчика 5. Следовательно с приходом"Мг" при отсутствии сбоя в каналесинхронизации в регистр 7 запишется начальный адрес записи следун 1- щей группы, Если к приходу юг" буФер не заполнен, то высокий уровеньсигнала инверсного выхода триггера1 б откроет элемент И 11 для прохождения сигнала "Мг" через элементИЛИ 13 на вход С-триггера 17. В режи.ме записи, если буфер не заполнен(содержимые счетчиков 4 и 5 не равны), триггер 7 по С-входу установится в состояние "0" (буфер не пуст).Если буфер заполнен, то высокийуровень сигнала с прямого выходатриггера 16 открывает элемент И 12для прохождения сигнала "Мг" наН-вход триггера 7. Триггер 17 установится в состояние "0" (буфер не пуст). Если с приходом "Мг" навходах 21 устройства нет фиксированного кода, то на выходе дешифратораИ 10 формируется сигнал низкого уровня. По переднему фронту "Мг"триггер 18 по С-входу установится всостояние "0" (сбой синхронизации).Высокий уровень сигнала с инверсного выхода триггера 18 откроет элемент И 8 для прохождения сигнала"Сх.зап." на вход записи счетчика 5, При записи следующего телеметрического слова по переднему фронту сигнала "Сх,зап," в счетчик 5 из регистра7 перепишется начальный адрес записи сбойной группы. Запись последующей информации начнется с этого адреса. Одновременно задержанный на элементе 15, сигнал "Сх.зап." поступит на установочный вход триггера 18 и установит его в состояние (нет сбоясинхронизации).В режиме чтения на входе 19 устройства сигнал "Сх.зап," имеет низкий уровень, Низкий уровень этого сигнала, воздействуя на управляющие входы коммутатора 2 и блока памяти 1, подключит к адресным входам накопителя выходы счетчика 4 и переведет накопитель в режим чтения, Одновременно низкий уровень этого сигнала через 3 1257704зации), Сигналы на входах 19 и 20разнесены во времени.1Врежиме записи на информационный вход блока 1 памяти накопителяпоступает телеметрическое слово ввиде параметра и идентификатора (номера канала), Одновременно на вход19 устройства поступает сигнал синхронизации записи "Сх, зан," высокого0уровня. Высокий уровень на входе 19,действуя на управляющие входы коммутатора 2 и блока 1, подключает кадресным входам накопителя выходысчетчика 5 и переводит его в режимзаписи. Задержанный на элементе 1415задержки сигнал ."Сх. зап.", действуяна управляющие входы коммутатора 3,подключает ко вторьщ входам блокабсравнения выходы счетчика 5В режиме записи на блок б сравнения сравниваются содержимые счетчиков. 4 и 5.1По концу записи сигнална входе 19устройства принимает низкий уровень.По заднему Фронту "Сх.зап." содержи 25мое счетчика 5 увеличивается до адреса записи следующего телеметрического слова. Задний фронт сигнала"Сх.зап.", задержанный на элементе14 задержки, поступает на С-входтриггера 16. Задержка заднего Фронта 30сигнала "Сх.зап." необходима для устранения влияния переходных процессов,возникающих в счетчике 5 при переключениях на результат сравнения,На информационный Э-вход триггера 16 35поступает сигнал с выхода блока 6сравнения, Если по концу записи содержимые счетчиков 4 и 5 равны, тоэто означает, что буфер заполнен.В этом случае на выходе блока б 40сравнения - высокий уровень и триг"гер 16 по С-входу установится в состояние ч" (буфер полный), Еслисодержимые счетчиков 4 и 5 не равны,то на выходе блока 6 сравнения - низ кий уровень и триггер 16 по С-входуустановится в состояние "0" (буфернеполный).С приходом на вход 22 устройствасигнала "Мг" анализируется код, по" 50ступающий на входы 21 устройства отсчетчика интервалов. На выходе дешифратора 1 О высокий уровень сигнала будет сформирован только дляодного фиксированного кода счетчика интервалов. Если приход упомянуто"го кода совпал во времени с приходом.3 1257704элемент 14 задержки, воздействуяна управляющие входь коммутатора 3,подключит ко вторым входам блока 6сравнения выходы регистра 7. По концу цикла чтения на вход 20 устройства поступит сигнал синхронизациичтения "Сх. чт," По переднему тракту этого сигнала содержимое счетчика4 увеличится до адреса чтения следующего слова. Одновременно сигнал"Сх,чт," через элемент ИЛИ 13 поступает на С-вход триггера 17. В режимечтения на блоке 6 сравнения сравниваются содержимые счетчика 4 и регистра 7. Если в режиме чтения ихсодержимые равны, то значит из блока1 памяти прочитана вся достовернаяинформация, В этом случае на выходеблока 6 сравнения сформируется высокий уровень. По С-входу по заднемуФронту сигнала "Сх, чт." триггер 17в этом случае установится н состояние "1" (бутер дует), Если содержимое счетчика 4 и регистра 7 не равны, то на выходе блока 6 сравнениясигнал имеет низкий уровеньПо заднему фронту сигнала "Сх, чт." поС-входу триггер 17 установится всостояние "О" (буфер не пуст),10 15 20 25 ЗО 50 Таким образом, если в накопитель записана интормация содержащаяся в телеметрической группе, где был обнаружен сбой синхронизации, то запись следующей группы будет произ водиться по адресам записи этой сбойной группы. Выдача состояния о наличии в буФере достоверной информации произойдет после записи в накопитель хотя бы одной группы, где не 40 было обнаружено сбоя синхронизации. Объем накопителя для предлагаемого БЗУ должен превьппать объем информации, содержащейся в одной телеметрической группе. 45 Формула изобретения БуФерное запоминающее устройство, содержащее блок памяти, информационные входы и выходы которого являются соответствующими входами и выходами устройства, адресные входы блока памяти подключены к выходам первого коммутатора, управляющий вход которого является первым управляющим входом устройства и подключен к управляющему входу блока памяти и к первому управляющему входу счетчикаадресов записи, выходы которого подключены ко входам первой группыпервого коммутатора, входы второйгруппы которого подключены к выходамсчетчика адресов чтения и ко входампервой группы блока сравнения, вход счетчика адресов чтения является вторым управляющим входом устройства, триггеры, элементы И и элемент ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повывения надежности и увеличения инФормационной емкости . устройства, оно содержит регистр, второй коммутатор, элементы задержки и дешитратор, входы которого являются управляющими входами группы устройства, входы регистра подключены к выходам счетчика адресов записи и ко входам первой группы второго коммутатора, вход которого подключен к выходу первого элемента задержки и к С-входу первого триггера, вход первого элемента задержки подключен к управляющему входу блока памяти и к первому входу первого элемента И, выход которого подключен ко второму управляющему входу счетчика адресов записи и ко входу второго элемента задержки, выход блока сравнения подключен к Э-входам первого и второго триггеров, первые выходы которых яь" ляются управляющими выходами устройства, Н-вход первого триггера подключен ко входу счетчика адресов считывания и к первому входу элемента ИЛИ, выход которого подключен к С-входу второго триггера, второй вход первого элемента И подключен к выходу третьего триггера, 0-вход которого подключен к выходу дешитратора и к первому входу второго элемента И, второй вход второго элемента И подключен к С-входу третьего триггера и является третьим управляющим входом устройства, Н-вход третьего триггера подключен к выходу второго элемента задержки, выход второго элемента И подключен ко входу регистра и к первым входам третьего и четвертого элементов И, вторые входы которых подключены соответственно ко второму и первому выходам первого триггера, выходытретьего и четвертого элементов И подключены соответственно ко второму входу элементов ИЛИ и Н-входу второго триггера,выходы регистра подк 3 почены к входам257704 счетчика адресов записи и к входам второй группы второго коммутатора,выходы которого подключены к входамвторой группы блока сравнения.1 Составитель С, ШустенкоРедактор Ю. Середа Техред К.Попович Корректор С. Черни Заказ 503/5 Тираж 543Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5